-
公开(公告)号：CN101573870B
公开(公告)日：2011-12-21
申请号：CN200780048484.5
申请日：2007-12-20
Applicant: 松下电器产业株式会社
CPC classification number: H03L7/099 , H03L7/0995
Abstract: 本发明提供一种PLL老化电路以及半导体集成电路。在未内置环路滤波器的PLL中，使用较少的电路结构构成用于以适当的振荡频率对压控振荡器进行老化测试的附加电路。经由开关(12a)在压控振荡器(10)内的电压电流变换晶体管(11)的栅极端子上连接与晶体管(11)相同极性的进行了二极管连接的晶体管(13)的栅极，在晶体管(13)的漏极端子上连接电流源(14)，适当地调整电流源(14)供给的电流值、晶体管(11)以及晶体管(13)的尺寸比，从而可以对压控振荡器(10)内的环形振荡器供给用于进行老化测试而所需的电流。
-
公开(公告)号：CN1578152A
公开(公告)日：2005-02-09
申请号：CN200410035306.7
申请日：2004-04-15
Applicant: 松下电器产业株式会社
CPC classification number: H03H7/06 , H03H11/1213 , H03H11/126 , H03H11/405 , H03L7/0893 , H03L7/093
Abstract: 本发明公开了一种低通滤波电路及反馈系统。其目的在于：对于低通滤波电路，能够在保持与以往相同的滤波特性的同时，实现电容元件的小型化，使其安定的工作。并且，使用MOS电容作为电容元件。在由第1电容元件(31)、及与其串联的电阻元件(32)及第2电容元件(33)构成的低通滤波电路中，连接在第1电容元件(31)的一端的第1输入端(IN1)接收第1电流(Ip/10)，同时，连接在另一端的第2输入端(IN2)接收第2电流(9Ip/10)。这里，第1电容元件(31)的电容值根据第1电流的大小来设定。并且，设置与电阻元件(32)串联的电源(34)，使在第2输入端(IN2)与接地端之间一定印加有MOS晶体管的阈值电压以上的电压。
-
公开(公告)号：CN101346882B
公开(公告)日：2012-08-08
申请号：CN200680049421.7
申请日：2006-10-25
Applicant: 松下电器产业株式会社
CPC classification number: H03L7/0898 , H03L7/093 , H03L7/099 , H03L7/0995 , H03L7/107 , H03L7/183 , H03L2207/06
Abstract: 本发明提供一种相位同步电路，常数决定部(90)决定从充电泵电路(30)输出的充电电流的大小、环路滤波器(40)的时间常数和电压控制振荡器(50)的增益的各常数，以使对于相位同步电路的输入频率的该相位同步电路的自然频率的比例常数和阻尼因数分别成为预定值，并根据该决定来输出各种控制信号。充电泵电路(30)、环路滤波器(40)和电压控制振荡器(50)按照从常数决定部(90)输出的控制信号来分别变更充电电流的大小、时间常数和增益。
-
公开(公告)号：CN102318192A
公开(公告)日：2012-01-11
申请号：CN200980156476.1
申请日：2009-07-14
Applicant: 松下电器产业株式会社
CPC classification number: H03L7/0814 , H03L7/0996 , H03L7/23
Abstract: 本发明提供一种相位调整电路，在将2倍频率时钟进行二分频而得到占空比50％的时钟的相位调整电路中，具有第一相位反相功能的二分频电路(40)，生成相位与相位基准时钟(1)和相位调整时钟(4)分离的中间基准时钟(6)。第一相位控制电路(60)，相对于所述相位基准时钟(1)，将所述中间基准时钟(6)的相位控制在所希望的相位状态。第二相位控制电路(70)，相对于所述中间基准时钟(6)，将所述相位调整时钟(4)的相位控制在所希望的相位状态。因此，在对相位基准时钟与作为二分频输出时钟的相位调整时钟进行相位比较来控制相位调整时钟的相位的情况下，即使当相位调整时钟被相位调整为相位基准时钟的接近相位时，该两时钟之间的相位差由于时钟抖动而发生变动，也能够正确且稳定地进行该相位差的判定。
-
公开(公告)号：CN1578152B
公开(公告)日：2010-04-28
申请号：CN200410035306.7
申请日：2004-04-15
Applicant: 松下电器产业株式会社
CPC classification number: H03H7/06 , H03H11/1213 , H03H11/126 , H03H11/405 , H03L7/0893 , H03L7/093
Abstract: 本发明公开了一种低通滤波电路及反馈系统。其目的在于：对于低通滤波电路，能够在保持与以往相同的滤波特性的同时，实现电容元件的小型化，使其安定的工作。并且，使用MOS电容作为电容元件。在由第1电容元件(31)、及与其串联的电阻元件(32)及第2电容元件(33)构成的低通滤波电路中，连接在第1电容元件(31)的一端的第1输入端(IN1)接收第1电流(Ip/10)，同时，连接在另一端的第2输入端(IN2)接收第2电流(9Ip/10)。这里，第1电容元件(31)的电容值根据第1电流的大小来设定。并且，设置与电阻元件(32)串联的电源(34)，使在第2输入端(IN2)与接地端之间一定施加有MOS晶体管的阈值电压以上的电压。
-
Patent Agency Ranking
公开(公告)号：CN101361271A
公开(公告)日：2009-02-04
申请号：CN200780000773.8
申请日：2007-03-29
Applicant: 松下电器产业株式会社
IPC: H03L7/099
CPC classification number: H03L7/099 , H03L7/0896 , H03L7/18 , H03L2207/06
Abstract: 在PLL电路中，在电压控制振荡器4中具有2个电压电流转换电路(40、41)、和选择这些电压电流转换电路(40、41)的任一个的输出的选择电路(42)。由选择电路(42)所选择的一个电压电流转换电路的输出被输入到电流控制振荡器(45)。一个电压电流转换电路(41)的输入端与环路滤波器(3)的输出端相连接，另一个电压电流转换电路(40)的输入端与电压控制振荡器(4)的振荡特性评价用的输入端子(8)相连接。因此，能够有效地抑制由将用于评价电压控制振荡器的振荡特性的输入端子经由开关与环路滤波器相连接的结构而产生的环路滤波器的电压的时间变化和PLL电路的输出频率的时间变化。
-
公开(公告)号：CN102318192B
公开(公告)日：2013-11-20
申请号：CN200980156476.1
申请日：2009-07-14
Applicant: 松下电器产业株式会社
CPC classification number: H03L7/0814 , H03L7/0996 , H03L7/23
Abstract: 本发明提供一种相位调整电路，在将2倍频率时钟进行二分频而得到占空比50％的时钟的相位调整电路中，第一具有相位反相功能的二分频电路(40)，生成相位与相位基准时钟(1)和相位调整时钟(4)分离的中间基准时钟(6)。第一相位控制电路(60)，相对于所述相位基准时钟(1)，将所述中间基准时钟(6)的相位控制在所希望的相位状态。第二相位控制电路(70)，相对于所述中间基准时钟(6)，将所述相位调整时钟(4)的相位控制在所希望的相位状态。因此，在对相位基准时钟与作为二分频输出时钟的相位调整时钟进行相位比较来控制相位调整时钟的相位的情况下，即使当相位调整时钟被相位调整为相位基准时钟的接近相位时，该两时钟之间的相位差由于时钟抖动而发生变动，也能够正确且稳定地进行该相位差的判定。
-
公开(公告)号：CN101573870A
公开(公告)日：2009-11-04
申请号：CN200780048484.5
申请日：2007-12-20
Applicant: 松下电器产业株式会社
CPC classification number: H03L7/099 , H03L7/0995
Abstract: 本发明提供一种PLL老化电路以及半导体集成电路。在未内置环路滤波器的PLL中，使用较少的电路结构构成用于以适当的振荡频率对压控振荡器进行老化测试的附加电路。经由开关(12a)在压控振荡器(10)内的电压电流变换晶体管(11)的栅极端子上连接与晶体管(11)相同极性的进行了二极管连接的晶体管(13)的栅极，在晶体管(13)的漏极端子上连接电流源(14)，适当地调整电流源(14)供给的电流值、晶体管(11)以及晶体管(13)的尺寸比，从而可以对压控振荡器(10)内的环形振荡器供给用于进行老化测试而所需的电流。
-
公开(公告)号：CN1533634A
公开(公告)日：2004-09-29
申请号：CN03800669.3
申请日：2003-04-17
Applicant: 松下电器产业株式会社
CPC classification number: H03L7/087 , H03L7/089 , H03L7/0891 , H03L7/0895 , H03L7/093 , H03L7/113
Abstract: 一种双环路PLL，具有频率比较环路和相位比较环路，在升降计数器(8)中，输入控制电路(30)在从频率比较器(7)接受了UP信号的情况下输出上次的加减运算值的2分之1的正值，在接受了DOWN信号的情况下输出上次的加减运算值的2分之1的负值。寄存器(33)存储计数值。加法运算器(31)对上述输入控制电路(30)的输出与寄存器(33)的输出进行加法运算。因而，升降计数器(8)以上次的加减运算值的2分之1的值进行上下计数，由于双环路PLL能进行2分探查方式的频率比较，故即使是输出频率高的情况，也能高效地进行频率比较，缩短了锁定时间。
-
公开(公告)号：CN101361271B
公开(公告)日：2012-07-25
申请号：CN200780000773.8
申请日：2007-03-29
Applicant: 松下电器产业株式会社
IPC: H03L7/099
CPC classification number: H03L7/099 , H03L7/0896 , H03L7/18 , H03L2207/06
Abstract: 在PLL电路中，在电压控制振荡器4中具有2个电压电流转换电路(40、41)、和选择这些电压电流转换电路(40、41)的任一个的输出的选择电路(42)。由选择电路(42)所选择的一个电压电流转换电路的输出被输入到电流控制振荡器(45)。一个电压电流转换电路(41)的输入端与环路滤波器(3)的输出端相连接，另一个电压电流转换电路(40)的输入端与电压控制振荡器(4)的振荡特性评价用的输入端子(8)相连接。因此，能够有效地抑制由将用于评价电压控制振荡器的振荡特性的输入端子经由开关与环路滤波器相连接的结构而产生的环路滤波器的电压的时间变化和PLL电路的输出频率的时间变化。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.021 seconds)
