存储器控制器及其控制方法、非易失性存储装置及系统

    公开(公告)号:CN100590608C

    公开(公告)日:2010-02-17

    申请号:CN200680017750.3

    申请日:2006-05-18

    CPC classification number: G06F12/0246 G06F2212/7201

    Abstract: 本发明提供一种存储器控制器,其能够避免在正常动作时由于地址管理表的写回处理所引起的存取速度下降,并且能够缩短在存储器卡初始化时地址管理表的生成时间。存储器控制器(114)具有,暂时存储地址管理表(112)的读写存储器(113);存储器控制部(122),在数据的写入目标的物理块从某地址范围切换到其它地址范围时,其向非易失性存储器(115)写入读写存储器中暂时存储的地址管理表和用于将切换后的地址范围特定下来的地址范围确定信息;以及地址管理表生成部(107),在初始化时基于地址范围确定信息,读取在特定的地址范围内中包含的、用于管理物理块的状态的分布管理信息,并基于读取的分布管理信息生成地址管理表(112)。

    半导体存储器装置和控制器及其读写控制方法

    公开(公告)号:CN101286137A

    公开(公告)日:2008-10-15

    申请号:CN200810083561.7

    申请日:2004-10-13

    CPC classification number: G06F12/06 G06F2212/2022

    Abstract: 本发明公开了半导体存储器装置和控制器及其读写控制方法。将控制器102和4个闪速存储器F0~F3的各2个连接到2条存储器总线上,将各闪速存储器分割为大致相等的大小的区域,形成前后半区域。在4存储器结构时,以每个规定的大小区分由主机指定的连续逻辑地址,按下述顺序以重复巡回F0、F1、F2、F3的形式进行写入。在2存储器结构时,以重复巡回F00、F10、F01、F11的形式进行写入。这样,与连接到控制器上的闪速存储器的数目无关地谋求控制器处理的共用化。

    半导体存储装置
    14.
    发明授权

    公开(公告)号:CN100422962C

    公开(公告)日:2008-10-01

    申请号:CN200580006079.8

    申请日:2005-02-25

    CPC classification number: G06F11/1441 G06F11/1435

    Abstract: 把存储与簇或物理块等的预定的存储单位对应的写入结束标志的写入结束标志表(105)保存到非易失性的控制存储器(106)内。然后,检测向预定的存储单位进行的数据写入的结束,把写入结束标志写入到写入结束标志表(105)上的对应的存储单位的地址内。这样就可以确认已正常地写入了数据。即便是不能向作为主存储器的写入单位的页内写入表示写入结束的标志的情况下,也可以提高写入的可靠性。

    压缩音频数据的编辑和再现方法

    公开(公告)号:CN1466758A

    公开(公告)日:2004-01-07

    申请号:CN01816586.9

    申请日:2001-10-01

    CPC classification number: G11B27/034 G11B27/031 G11B2220/2512 G11B2220/2529

    Abstract: 一种压缩音频数据的编辑和再现方法,把用以标题为开头的帧单位构成,并且以与某帧对应的数据在该帧以外也存在的形式进行了数据压缩的音频数据在所希望的位置分割为前方部分和后方部分的两个音频数据时,进行以下的(1)或(2)中的至少任意一方的处理:(1)把后方部分音频数据的开头的给定字节的数据附加到前方部分音频数据的最后尾;(2)把前方部分音频数据的最终的给定字节的数据配置在后方部分音频数据的开头部分的前方。据此,即使是以MP3为代表的帧和该帧使用的数据存在的位置不一定一致的压缩数据,也不产生异常噪声。另外,如果在连续再现原本是分割一个音频数据而取得的两个音频数据时,就能进行无缝隙再现。

Patent Agency Ranking