公开(公告)号：CN100447896C

公开(公告)日：2008-12-31

申请号：CN200410063219.2

申请日：2004-06-30

Applicant: 松下电器产业株式会社

Inventor： 金原旭成 ,  辻村和树 ,  角谷范彦

IPC: G11C11/34

CPC classification number: G11C7/1069 ,  G11C7/1051 ,  G11C7/1078 ,  G11C7/1096 ,  G11C7/12 ,  G11C7/18 ,  G11C11/419 ,  G11C2207/002

Abstract: 本发明提供一种半导体存储装置，包括多个具有至少2个以上的存储器单元(100)的存储器单元组(101)。各存储器单元组(101)具有读出部(103)和写入部(102)。存储器单元(100)的数据由一方位线(BIT)经由上述读出部(103)从读出用全局位线(RGBIT)读出。写入部(102)被在自身的存储器单元组(101)内的至少2个以上的存储器单元(100)所共用。由此，即使是从位线对的一方经由读出用全局位线输出存储器单元数据的构成，采用通常的6晶体管构成存储器单元，也能够很好的进行向存储器单元的数据写入。

公开(公告)号：CN100367501C

公开(公告)日：2008-02-06

申请号：CN200510073329.1

申请日：2005-05-31

Applicant: 松下电器产业株式会社

Inventor： 角谷范彦 ,  炭田昌哉

IPC: H01L27/02 ,  H01L27/11 ,  G11C11/413

CPC classification number: G11C11/413 ,  G11C7/065 ,  G11C7/12 ,  G11C7/18 ,  G11C2207/005

Abstract: 本发明提供一种半导体集成电路。目的在于在不增加漏极功率的情况下，缓和晶体管的关断漏电流的影响。电压转送开关(221)、(222)以及电压输入输出电路(231)、(232)被设置在互补总线组(BUS)、(NBUS)上，以便存储单元阵列(200)的多个列所共用。互补位线组(BIT0)、(NBIT0)被预充电到规定的电压后，在属于同列的全部的存储单元(201)、(202)的任意一个被字线选择前，交换正转位线(BIT0)的电压和反转位线(NBIT0)的电压。因此，使得属于同列的所有的存储单元(201)、(202)中的存取晶体管的关断漏电流的总和，即使变得等于1个驱动晶体管的导通电流(驱动电流)，也确保了启动传感放大器(250)时互补位线组(BIT0)、(NBIT0)之间所需要的电位差。

公开(公告)号：CN100394510C

公开(公告)日：2008-06-11

申请号：CN200310120413.5

申请日：2003-12-11

Applicant: 松下电器产业株式会社

Inventor： 辻村和树 ,  金原旭成 ,  角谷范彦

IPC: G11C11/417

CPC classification number: G11C7/06 ,  G11C7/12 ,  G11C7/14 ,  G11C2207/065

Abstract: 公开了一种半导体存储装置，其中多个n沟道晶体管中的每一个的栅极与每个字线驱动器输出侧的多条字线中对应的一条相连。所述n沟道晶体管的源极通过选择开关元件与连接到伪位线上的多个复制晶体管中对应的一个的栅极相连。每个复制晶体管的栅极与放电晶体管中对应的一个连接。伪位线通过逻辑门与读出放大器相连。

公开(公告)号：CN1877740A

公开(公告)日：2006-12-13

申请号：CN200610091252.5

申请日：2006-06-08

Applicant: 松下电器产业株式会社

Inventor： 角谷范彦 ,  金原旭成

IPC: G11C11/413

CPC classification number: G11C7/12 ,  G11C7/08 ,  G11C7/14

Abstract: 设置有两组存储单元阵列(U、L)，在各自的位线(BITUn、BITLn)上连接有在被选择时，对各位线进行放电的参考单元(RCELLU、RCELLL)。在存储单元(U)被访问时，如果参考单元)(RCELLL)被选择，位线(BITLn的电位降低至L电平，则预充电脉冲信号(PCGU)变为L电平，从存储单元阵列(U)的读出动作停止，并且，进行下次的预充电。从而，不会在读出数据中产生错误，可以实现读出动作的高速化。

公开(公告)号：CN1577620A

公开(公告)日：2005-02-09

申请号：CN200410063219.2

申请日：2004-06-30

Applicant: 松下电器产业株式会社

Inventor： 金原旭成 ,  辻村和树 ,  角谷范彦

IPC: G11C11/34

CPC classification number: G11C7/1069 ,  G11C7/1051 ,  G11C7/1078 ,  G11C7/1096 ,  G11C7/12 ,  G11C7/18 ,  G11C11/419 ,  G11C2207/002

Abstract: 本发明提供一种半导体存储装置，包括多个具有至少2个以上的存储器单元(100)的存储器单元组(101)。各存储器单元组(101)具有读出部(103)和写入部(102)。存储器单元(100)的数据由一方位线(BIT)经由上述读出部(103)从读出用全局位线(RGBIT)读出。写入部(102)被在自身的存储器单元组(101)内的至少2个以上的存储器单元(100)所共用。由此，即使是从位线对的一方经由读出用全局位线输出存储器单元数据的构成，采用通常的6晶体管构成存储器单元，也能够很好的进行向存储器单元的数据写入。

公开(公告)号：CN1508808A

公开(公告)日：2004-06-30

申请号：CN200310120413.5

申请日：2003-12-11

Applicant: 松下电器产业株式会社

Inventor： 辻村和树 ,  金原旭成 ,  角谷范彦

IPC: G11C11/417

CPC classification number: G11C7/06 ,  G11C7/12 ,  G11C7/14 ,  G11C2207/065

Abstract: 公开了一种半导体存储装置，其中多个n沟道晶体管中的每一个的栅极与每个字线驱动器输出侧的多条字线中对应的一条相连。所述n沟道晶体管的源极通过选择开关元件与连接到伪位线上的多个复制晶体管中对应的一个的栅极相连。每个复制晶体管的栅极与放电晶体管中对应的一个连接。伪位线通过逻辑门与读出放大器相连。