非易失性存储装置的制造方法

    公开(公告)号:CN103210491A

    公开(公告)日:2013-07-17

    申请号:CN201280003672.7

    申请日:2012-03-21

    Abstract: 本发明提供一种非易失性存储装置的制造方法,是电阻变化型的非易失性存储装置的制造方法,与适合于微小铜布线形成的双金属镶嵌工艺之间的匹配性、且能够实现大容量及高集成化,其包括:形成电阻变化元件、接触孔(106)以及布线槽(108a)的工序;以及,以覆盖布线槽(108a)且不覆盖接触孔(106)的底面的方式,在层间绝缘层(102)以及(112)以及电阻变化层(104)上形成双向二极管元件的电流控制层(111)的工序。

    非易失性半导体存储装置及其读出方法

    公开(公告)号:CN103003884A

    公开(公告)日:2013-03-27

    申请号:CN201280001452.0

    申请日:2012-07-11

    Abstract: 本发明提供一种交叉点型非易失性存储装置,能够抑制由于潜行电流而引起的存储单元中包含的存储元件的电阻值的检测灵敏度低下。交叉点型非易失性存储装置具有:多个位线,与多个字线垂直;由存储单元构成的交叉点单元阵列(1),根据在其立体交差点配置的电信号以可逆的方式在2个以上的状态下使电阻值变化;偏移检测单元阵列(2E),构成为包括偏移检测单元,该偏移检测单元的字线共通,具有比存储单元的高电阻状态下的电阻值高的电阻值;读出电路(读出放大器(7)等),利用在交叉点单元阵列(1)的选择位线中流过的电流判别选择存储单元的电阻状态;以及电流源(6),在读出动作的期间内,对偏移检测单元阵列供给电流。

    非易失性半导体存储装置及其读出方法

    公开(公告)号:CN102959636A

    公开(公告)日:2013-03-06

    申请号:CN201280001450.1

    申请日:2012-06-18

    Abstract: 本发明提供一种交叉点型的非易失性半导体存储装置,能够抑制由于潜行电流而引起的存储单元中包含的存储元件的电阻值的检测灵敏度低下。该非易失性半导体存储装置具有多个字线(2)、以与多个字线(2)立体交差的方式形成的多个位线(3)、以及由针对多个字线(2)与多个位线(3)的各个立体交差点设置的单元的集合体构成的交叉点单元阵列(1),单元的集合体包括:存储单元(4),该存储单元(4)包括存储元件,该存储元件进行根据电信号以可逆的方式在2个以上的状态下使电阻值变化的存储动作;以及偏移检测单元(5),具有比存储元件进行存储动作时的高电阻状态下的存储元件的电阻值高的固定的电阻值。

Patent Agency Ranking