公开(公告)号：CN1154239C

公开(公告)日：2004-06-16

申请号：CN00800009.3

申请日：2000-01-21

Applicant: 松下电器产业株式会社

Inventor： 野口展明

IPC: H03M13/29 ,  G11B20/18

CPC classification number: G11B20/1833 ,  H03M13/2924 ,  H03M13/2927 ,  H03M13/2948

Abstract: 本发明提供一种通过对多重地附加上的错误校正符号反复译码直到预定次数来校正数据错误的数据错误校正装置和方法，该装置包括：即便是译码次数在上述预定次数以下，在已判断为无数据错误时，就结束反复译码的结束校正判断装置，在上述结束校正判断装置结束了错误校正处理时，一直到对其次的数据的反复译码开始为止的期间，停止向该数据错误校正装置供给的时钟信号的控制装置。在对多重地附加上错误校正符号的数据进行反复译码之际，可以确保进行了最大反复次数量的矫正的情况下的数据的可靠性，同时，还可以减少反复译码次数而可以实现错误校正处理的低能耗化。

公开(公告)号：CN1264032A

公开(公告)日：2000-08-23

申请号：CN00102246.6

申请日：2000-02-18

Applicant: 松下电器产业株式会社

Inventor： 野口展明 ,  渡部隆弘

IPC: G01F11/08

CPC classification number: H03M13/1595 ,  H03M13/1515 ,  H03M13/158

Abstract: 在用多个错误纠正码的装置中,通过有效使用纠正能力大的编码的并发位计算电路,增大纠正能力小的编码的并发位计算并行处理编码字数,实现纠错高速化。由伽罗瓦域的加法器、触发电路和伽罗瓦域的元的第1常数乘法器,构成16个并发位计算电路,计算8重错误纠正里德索洛蒙(RS)码的1编码字的并发位。部分并发位计算电路上附有伽罗瓦域的元的第2常数乘法器,及选择第1和第2常数乘法器的选择电路,构成能8并行处理1重错误纠正RS码的并发位计算电路。

公开(公告)号：CN202135319U

公开(公告)日：2012-02-01

申请号：CN201090000576.3

申请日：2010-10-05

Applicant: 松下电器产业株式会社

Inventor： 碕崎洋义 ,  近藤浩 ,  野口展明 ,  越智浩隆

IPC: H04R25/00

CPC classification number: H04R25/552 ,  H04R25/305

Abstract: 本实用新型提供一种听觉辅助装置。在电源接通时开始在第一助听器和第二助听器间的通信，在该通信确立前一直判定为第二助听器的电源未接通，并通知使用者。另外，当在使用中发生了第二助听器的电池电量耗尽的情况下，向第一助听器通知电池电量耗尽，且当在第一助听器和第二助听器间的通信被切断的情况下，在动作中的第一助听器侧通知使用者。