数据错误纠正装置

    公开(公告)号:CN1264032B

    公开(公告)日:2010-05-26

    申请号:CN00102246.6

    申请日:2000-02-18

    CPC classification number: H03M13/1595 H03M13/1515 H03M13/158

    Abstract: 在用多个错误纠正码的装置中,通过有效使用纠正能力大的编码的并发位计算电路,增大纠正能力小的编码的并发位计算并行处理编码字数,实现纠错高速化。由伽罗瓦域的加法器、触发电路和伽罗瓦域的元的第1常数乘法器,构成16个并发位计算电路,计算8重错误纠正里德索洛蒙(RS)码的1编码字的并发位。部分并发位计算电路上附有伽罗瓦域的元的第2常数乘法器,及选择第1和第2常数乘法器的选择电路,构成能8并行处理1重错误纠正RS码的并发位计算电路。

    数据错误校正装置
    8.
    发明公开

    公开(公告)号:CN1293835A

    公开(公告)日:2001-05-02

    申请号:CN00800009.3

    申请日:2000-01-21

    Inventor: 野口展明

    CPC classification number: G11B20/1833 H03M13/2924 H03M13/2927 H03M13/2948

    Abstract: 在对已多重地附加上错误校正符号的数据进行反复译码的数据错误校正装置中,采用具备检测现在的译码中的不能校正的符号语言的有无的装置(14)、存储与前一个译码对应的不能校正检测结果的装置(15)、检测现在的译码中的所有的符号语言的综合病征皆为0的装置(12)、在前一个译码中未检测出不能校正的符号语言,且在现在的译码中所有的符号语言的综合病征皆为0的情况下,判断校正处理的结束从而结束反复译码的装置(16)的办法,在对多重地附加上错误校正符号的数据进行反复译码之际,可以确保进行了最大反复次数量的矫正的情况下的数据的可靠性,同时,还可以减少反复译码次数而可以实现错误校正处理的低能耗化。

Patent Agency Ranking