公开(公告)号：CN100499175C

公开(公告)日：2009-06-10

申请号：CN200410087478.9

申请日：2004-10-08

Applicant: 株式会社半导体能源研究所

Inventor： 西和夫 ,  安达广树 ,  楠本直人 ,  菅原裕辅 ,  高桥秀和 ,  山田大干 ,  樋浦吉和

IPC: H01L31/0203

CPC classification number: H01L31/0203 ,  H01L23/49805 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/83851 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/07811 ,  H01L2924/09701 ,  H01L2924/12036 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供一种半导体器件，具有可装配在布线衬底上的结构，所述半导体器件形成在薄膜厚度衬底、膜状衬底，或者片状衬底上。此外，本发明提供一种制造半导体器件的方法，能够提高装配在布线衬底上的可靠性。本发明的一个特征是把形成在绝缘衬底上的半导体元件接合到通过具有各向异性导电性的介质形成的导电膜的部件上。

公开(公告)号：CN117859410A

公开(公告)日：2024-04-09

申请号：CN202280051858.3

申请日：2022-07-22

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  笹川慎也 ,  方堂凉太 ,  菅谷健太郎 ,  樋浦吉和 ,  藤江贵博 ,  神保安弘

IPC: H05B33/22 ,  H05B33/28 ,  H05B33/26 ,  H05B33/12 ,  H05B33/10 ,  H05B33/02 ,  H10K50/11 ,  H10K59/12 ,  H10K59/35 ,  H10K71/00 ,  H10K71/60 ,  G09F9/30 ,  G09F9/00

Abstract: 提供一种显示品质高的显示装置。本发明是一种显示装置，该显示装置包括依次包括像素电极、发光层、功能层、公共层以及公共电极的多个发光器件，并包括位于彼此相邻的发光层的侧面之间的绝缘层。发光层及功能层在各发光器件中设置为岛状，多个发光器件共用公共层。公共层及公共电极以覆盖该绝缘层的方式设置。在剖视时该绝缘层的端部具有锥角大于0度且小于90度的锥形形状。

公开(公告)号：CN117652205A

公开(公告)日：2024-03-05

申请号：CN202280048986.2

申请日：2022-06-30

Applicant: 株式会社半导体能源研究所

Inventor： 笹川慎也 ,  方堂凉太 ,  菅谷健太郎 ,  樋浦吉和 ,  藤江贵博

IPC: H05B33/22 ,  H05B33/26 ,  H05B33/12 ,  H05B33/10 ,  H10K59/124 ,  H10K59/131 ,  G09F9/30 ,  G09F9/00

Abstract: 提供一种显示品质高的显示装置。该显示装置包括第一发光器件、第二发光器件、第一绝缘层以及第二绝缘层，第一发光器件包括第一像素电极、第一像素电极上的第一发光层以及第一发光层上的公共电极，第二发光器件包括第二像素电极、第二像素电极上的第二发光层以及第二发光层上的公共电极，第一绝缘层覆盖第一发光层的顶面的一部分及侧面以及第二发光层的顶面的一部分及侧面，第二绝缘层隔着第一绝缘层与第一发光层的顶面的一部分及侧面以及第二发光层的顶面的一部分及侧面重叠，公共电极覆盖第二绝缘层，在从截面看时，第二绝缘层的端部具有锥角小于90°的锥形形状，第二绝缘层覆盖第一绝缘层的侧面的至少一部分。

公开(公告)号：CN116982406A

公开(公告)日：2023-10-31

申请号：CN202280016835.9

申请日：2022-02-24

Applicant: 株式会社半导体能源研究所

Inventor： 方堂凉太 ,  笹川慎也 ,  樋浦吉和 ,  藤江贵博

IPC: H05B33/10

Abstract: 提供一种高清晰或高分辨率的显示装置。该显示装置的制造方法包括：形成导电膜、第一层及第一牺牲层；加工第一层及第一牺牲层来使导电膜的一部分露出；在第一牺牲层及导电膜上形成第二层及第二牺牲层；加工第二层及第二牺牲层来使导电膜的一部分露出；加工导电膜来形成与第一牺牲层重叠的第一像素电极及与第二牺牲层重叠的第二像素电极；形成至少覆盖第一像素电极、第二像素电极、第一层及第二层的各侧面、第一牺牲层的侧面及顶面以及第二牺牲层的侧面及顶面的两层绝缘膜；加工两层绝缘膜来形成至少覆盖第一像素电极及第一层的侧面的侧壁；去除第一牺牲层及第二牺牲层；在第一层及第二层上形成公共电极。

公开(公告)号：CN1606169A

公开(公告)日：2005-04-13

申请号：CN200410087478.9

申请日：2004-10-08

Applicant: 株式会社半导体能源研究所

Inventor： 西和夫 ,  安达广树 ,  楠本直人 ,  菅原裕辅 ,  高桥秀和 ,  山田大干 ,  樋浦吉和

IPC: H01L29/00 ,  H01L29/786 ,  H01L29/861 ,  H01L31/04 ,  H01L27/12 ,  H01L27/14 ,  H01L21/84 ,  H04M1/00 ,  H04Q7/32

CPC classification number: H01L31/0203 ,  H01L23/49805 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/83851 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/07811 ,  H01L2924/09701 ,  H01L2924/12036 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供一种半导体器件，具有可装配在布线衬底上的结构，所述半导体器件形成在薄膜厚度衬底、膜状衬底，或者片状衬底上。此外，本发明提供一种制造半导体器件的方法，能够提高装配在布线衬底上的可靠性。本发明的一个特征是把形成在绝缘衬底上的半导体元件接合到通过具有各向异性导电性的介质形成的导电膜的部件上。