处理系统
    12.
    发明授权

    公开(公告)号:CN110297403B

    公开(公告)日:2023-07-28

    申请号:CN201910510003.2

    申请日:2015-09-03

    Abstract: 本发明提供提供一种即使是在以任一处理装置对片状基板实际实施的处理的状态与目标的处理状态不同时,亦能在无需停止制造系统全体的情形下,进行电子元件的制造的处理系统及元件制造方法。一种将长条的可挠性片状基板(P)沿长条方向依序搬送至第1~第3处理装置(PR2~PR4)的各个,以在片状基板(P)形成既定图案的处理系统(10),第1~第3处理装置(PR2~PR4)依据设定于各个处理装置的设定条件对片状基板(P)施以既定处理,在第1~第3处理装置(PR2~PR4)的各个中对片状基板(P)实施的实处理状态中的至少一者相对目标的处理状态呈现处理误差(E)的情形时,使呈现处理误差(E)的设定条件以外的其他设定条件因应处理误差(E)变化。

    元件制造方法及转印基板
    13.
    发明授权

    公开(公告)号:CN111128707B

    公开(公告)日:2023-06-16

    申请号:CN201911389514.X

    申请日:2015-08-24

    Abstract: 能减轻电子元件制造业者的负担,且制造高精度电子元件。将构成电子元件的至少一部分积层构造体形成于转印基板即第1基板上后,将积层构造体(52)转印至第2基板(P2)上的元件制造方法,具备:第1步骤,借由于第1基板(P1)上形成第1导电层(52a),于第1导电层(52a)上形成功能层(52b),于功能层(52b)上形成第2导电层(52c),以形成积层构造体(52);以及第2步骤,以第2导电层(52c)位于第2基板(P2)侧的方式使第1基板(P1)与第2基板(P2)暂时紧贴,以将积层构造体(52)转印至第2基板(P2)。

    基板处理装置的调整方法
    15.
    发明公开

    公开(公告)号:CN110083018A

    公开(公告)日:2019-08-02

    申请号:CN201811596980.0

    申请日:2015-03-31

    Abstract: 基板处理装置以使得通过多个描绘单元的各描绘线在基板上描绘的图案彼此随着基板向长度方向的移动而在基板的宽度方向上接合在一起的方式,沿基板的宽度方向配置有多个描绘单元。测量装置的反射光检测部设于多个描绘单元的每一个上,当检测到因投射光束的点光而从支承构件的支承面或基板反射的反射光时,基于当支承构件的基准标记位于多个描绘单元各自描绘的描绘线上时从反射光检测部输出的信号,来测量多个描绘线的配置关系。

    基板处理装置及基板处理方法

    公开(公告)号:CN105632978B

    公开(公告)日:2018-10-30

    申请号:CN201610122229.1

    申请日:2011-04-11

    Abstract: 基板处理装置及基板处理方法,具备:基板供应部,在使形成为带状的基板的短边方向竖立的状态下供应基板;基板处理部,具有搬送部及多个处理部,该搬送部,将从该基板供应部供应的基板在竖立状态下搬送,该多个处理部,是沿着该搬送部的基板的搬送路径配置,对竖立状态的基板的被处理面进行处理;以及基板回收部,将在该基板处理部进行处理后的基板在竖立状态下回收。

    图案描绘装置
    17.
    发明公开

    公开(公告)号:CN107957660A

    公开(公告)日:2018-04-24

    申请号:CN201711205151.0

    申请日:2015-03-31

    Abstract: 基板处理装置以使得通过多个描绘单元的各描绘线在基板上描绘出的图案彼此伴随着基板向长度方向的移动而在基板的宽度方向上接合在一起的方式,沿基板的宽度方向配置有多个描绘单元。控制部预先存储有与通过多个描绘单元分别在基板上形成的描绘线的相互的位置关系有关的校准信息,并且基于该校准信息和从移动测量装置输出的移动信息来调整通过多个描绘单元各自的描绘光束在基板上的形成的图案的描绘位置。

    元件制造方法及转印基板
    20.
    发明公开

    公开(公告)号:CN106605294A

    公开(公告)日:2017-04-26

    申请号:CN201580045821.X

    申请日:2015-08-24

    Abstract: 能减轻电子元件制造业者的负担,且制造高精度电子元件。将构成电子元件的至少一部分积层构造体形成于转印基板即第1基板上后,将积层构造体(52)转印至第2基板(P2)上的元件制造方法,具备:第1步骤,藉由于第1基板(P1)上形成第1导电层(52a),于第1导电层(52a)上形成功能层(52b),于功能层(52b)上形成第2导电层(52c),以形成积层构造体(52);以及第2步骤,以第2导电层(52c)位于第2基板(P2)侧的方式使第1基板(P1)与第2基板(P2)暂时紧贴,以将积层构造体(52)转印至第2基板(P2)。

Patent Agency Ranking