具有多个沟道层的非易失性存储器件

    公开(公告)号:CN111384059B

    公开(公告)日:2023-09-26

    申请号:CN201911017190.7

    申请日:2019-10-24

    Abstract: 本发明提供一种具有多个沟道层的非易失性存储器件。根据实施例的非易失性存储器件包括:衬底;单元电极结构,其设置在衬底上并包括交替层叠的层间绝缘层和栅电极层;沟槽,其穿过衬底上的单元电极结构;电荷储存结构,其设置在沟槽的侧壁表面上;和沟道结构,其相邻于电荷储存结构设置并沿平行于侧壁表面的方向延伸。沟道结构包括单独的空穴传导层和相邻的且单独的电子传导层。设置在控制电介质层上的控制沟道层是电子传导层的一部分,该控制沟道层被配置为电连接到沟道结构和电荷储存结构。控制电介质层和电荷阻挡层是分立的,但是从控制沟道结构到电荷储存结构是连续的。

    操作铁电器件的方法
    12.
    发明授权

    公开(公告)号:CN109785878B

    公开(公告)日:2023-07-25

    申请号:CN201810790842.X

    申请日:2018-07-18

    Inventor: 刘香根

    Abstract: 在一种操作铁电器件的方法中,提供包括依次设置的第一电极层、铁电层和第二电极层的铁电器件。将第一剩余极化写入铁电层中。将操作电压施加在第一电极层与第二电极层之间,以将具有与第一剩余极化的极化值不同的极化值的第二剩余极化写入铁电层中。操作电压的幅值在电压施加时间段内变化且在设定的电压范围内变化。

    包括铁电层的半导体器件及其制造方法

    公开(公告)号:CN109037231B

    公开(公告)日:2023-06-09

    申请号:CN201810528514.2

    申请日:2018-05-29

    Inventor: 刘香根

    Abstract: 半导体器件包括:叠层结构,其具有交替地层叠在衬底上的多个层间绝缘层和多个栅电极层;铁电绝缘层和沟道层,它们顺序层叠在穿透叠层结构的沟槽的侧壁上;以及覆盖氧化物图案,其设置在铁电绝缘层与多个层间绝缘层中的每个层间绝缘层之间。覆盖氧化物图案和铁电绝缘层包括相同的金属氧化物材料。

    具有铁电层的半导体器件及其制造方法

    公开(公告)号:CN108987400B

    公开(公告)日:2023-06-06

    申请号:CN201810536313.7

    申请日:2018-05-30

    Inventor: 刘香根 金重植

    Abstract: 在根据本公开的实施例的半导体器件的制造方法中,在衬底上形成包括交替层叠的层间绝缘层和层间牺牲层的层叠结构。在衬底上形成穿过层叠结构的沟槽。在沟槽的侧壁上形成晶体状衬垫绝缘层。在晶体状衬垫绝缘层上形成铁电绝缘层和沟道层。选择性地去除层间牺牲层和晶体状衬垫绝缘层,以形成选择性地暴露铁电绝缘层的凹部。用导电层填充凹部以形成电极层。

    电子设备
    17.
    发明公开

    公开(公告)号:CN112310146A

    公开(公告)日:2021-02-02

    申请号:CN201911264534.4

    申请日:2019-12-11

    Abstract: 本公开提供了一种包括半导体存储器的电子设备。所述半导体存储器包括:具有基本水平的上表面的基板;第一至第N层,所述第一至第N层在所述基板上被设置成水平的层并且在垂直方向上在所述基板上方彼此间隔开,其中所述第一至第N层中的每一个包括多条导电线;绝缘层,所述绝缘层被设置成填充所述导电线之间的空间;具有侧壁的孔,所述孔在垂直方向上延伸穿过所述绝缘层并在所述导电线之间延伸,以在所述孔的侧壁中暴露所述第一至第N层的所述导电线;可变电阻层,所述可变电阻层被设置在所述孔的侧壁上;以及导电柱,所述导电柱被设置成填充在其中形成有所述可变电阻层的所述孔,其中,N为2或大于2的自然数。

    铁电存储器件
    19.
    发明公开
    铁电存储器件 审中-实审

    公开(公告)号:CN109256388A

    公开(公告)日:2019-01-22

    申请号:CN201810768515.4

    申请日:2018-07-13

    Inventor: 刘香根 金重植

    Abstract: 一种铁电存储器件,包括:衬底、设置在衬底上的界面绝缘层、设置在界面绝缘层上的再结合诱导层、设置在再结合诱导层上的铁电层以及设置在铁电层上的栅电极。再结合诱导层包括包含用作多数载流子的空穴的材料。

Patent Agency Ranking