-
公开(公告)号：CN108028664A
公开(公告)日：2018-05-11
申请号：CN201680054428.1
申请日：2016-09-21
Applicant: 英特尔公司
IPC: H03M7/30
CPC classification number: G06F3/0608 , G06F3/064 , G06F3/0656 , G06F3/0661 , G06F3/0685 , G06F12/0292 , G06F12/0638 , G06F12/0684 , G06F12/0868 , G06F12/1018 , H03M7/3086 , H03M7/6011
Abstract: 在实施例中，处理器包括：硬件处理核，高速缓存存储器，以及包括散列表存储器的压缩加速器。压缩加速器用于：确定用于要被压缩的输入数据的散列值；读取存储在由散列值索引的散列表条目中的第一多个N个位置值；使用存储在散列表条目中的第一多个N个位置值从历史缓冲器并行地执行第一组串搜索；读取存储在由包括在散列表条目中的第一溢出指针索引的第一溢出表条目中的第二多个N个位置值；以及使用存储在第一溢出表条目中的第二多个N个位置值从历史缓冲器并行地执行第二组串搜索。描述了其他实施例并要求它们的权利。
-
公开(公告)号：CN101083525B
公开(公告)日：2011-11-16
申请号：CN200610130936.1
申请日：2006-12-30
Applicant: 英特尔公司
CPC classification number: G06F7/52 , G06F9/3001 , G06F9/3881 , G06F9/3885 , G06F21/72
Abstract: 通常，在一方面，本发明描述了一种系统，其包括多个可编程处理单元、专用硬件乘法器以及连接多个处理单元和乘法器的至少一条总线。
-
公开(公告)号：CN109716659B
公开(公告)日：2024-02-27
申请号：CN201780038664.9
申请日：2017-06-20
Applicant: 英特尔公司
Abstract: 用于高性能单流数据压缩的技术包括基于输入数据流更新索引数据结构的计算设备。输入数据流被划分为多个块。每个块具有预定的长度，例如136个字节，并且与先前的块重叠预定的量，例如8个字节。计算设备使用索引数据并行处理多个块以生成多个令牌流。令牌包括文字令牌和引用令牌，所述引用令牌指的是输入数据流中较早的匹配数据。因此，计算设备并行地搜索匹配数据。计算设备合并令牌流以生成单个输出令牌流。计算设备可以合并来自两个不同块的一对令牌以生成输出到输出令牌流的一个或多个同步令牌。描述并要求保护其他实施例。
-
公开(公告)号：CN116340034A
公开(公告)日：2023-06-27
申请号：CN202211650752.3
申请日：2022-12-21
Applicant: 英特尔公司
Abstract: 本公开涉及用于压缩操作期间的常量检测的装置和方法。本文描述了用于检测常量数据块的装置和方法。一种装置实施例包括：压缩电路系统，用于对存储器块执行压缩操作；常量检测电路系统，用于在对存储器块的压缩操作的执行的同时，确定该存储器块是仅由常量值的重复实例组成的常量数据块；以及控制器电路系统，用于基于该确定而将第一指示与存储器块相关联，该第一指示可用于控制是否要中止压缩操作或者是否要丢弃从压缩操作生成的经压缩的存储器块。
-
公开(公告)号：CN108241507A
公开(公告)日：2018-07-03
申请号：CN201711206110.3
申请日：2017-11-27
Applicant: 英特尔公司
Abstract: 本申请公开了管理压缩加速器中的状态数据。在实施例中，处理器包括：多个处理核；以及压缩加速器，用于压缩包括第一数据块和第二数据块的输入流。压缩加速器包括：第一压缩引擎，用于压缩第一数据块；以及第二压缩引擎，用于：使用第一数据块的子部分来更新第二压缩引擎的状态数据，以及在使用第一数据块的子部分来更新第二压缩引擎的状态数据之后，使用第二压缩引擎的更新的状态数据来压缩第二数据块。描述了其他实施例并要求它们的权利。
-
Patent Agency Ranking
公开(公告)号：CN105009101B
公开(公告)日：2018-03-13
申请号：CN201380073002.7
申请日：2013-03-15
Applicant: 英特尔公司
CPC classification number: G06F12/0831 , G06F12/1027 , Y02D10/13
Abstract: 在一个实施例中，冲突检测逻辑被配置以接收来自片上系统(SoC)的一致性结构的仲裁器的多个存储器请求。冲突检测逻辑包括监听过滤器逻辑，该监听过滤器逻辑在与第一地址相关联的指针指示该一致性结构具有第一地址的控制时，将对该第一地址的第一监听存储器请求降级为非监听存储器请求。描述并要求保护其他实施例。
-
公开(公告)号：CN101083525A
公开(公告)日：2007-12-05
申请号：CN200610130936.1
申请日：2006-12-30
Applicant: 英特尔公司
CPC classification number: G06F7/52 , G06F9/3001 , G06F9/3881 , G06F9/3885 , G06F21/72
Abstract: 通常，在一方面，本发明描述了一种系统，其包括多个可编程处理单元、专用硬件乘法器以及连接多个处理单元和乘法器的至少一条总线。
-
公开(公告)号：CN115793960A
公开(公告)日：2023-03-14
申请号：CN202210949611.5
申请日：2022-08-09
Applicant: 英特尔公司
Abstract: 本申请公开了对融合有复制或变换操作的经压缩流进行验证。描述了与对融合有(一个或多个)复制或变换操作的经压缩流进行验证有关的方法和装置。在实施例中，压缩逻辑电路系统压缩输入数据并将经压缩数据存储在临时缓冲器中。压缩逻辑电路系统确定与存储在临时缓冲器中的经压缩数据相对应的第一校验和值。解压缩逻辑电路系统执行解压缩‑验证操作和复制操作。解压缩‑验证操作对存储在临时缓冲器中的经压缩数据进行解压缩，以确定与来自临时缓冲器的经解压缩的数据相对应的第二校验和值。响应于第一校验和值与第二校验和值之间的匹配，复制操作将经压缩数据从临时缓冲器传送到目的地缓冲器。还公开并要求保护其他实施例。
-
公开(公告)号：CN108028664B
公开(公告)日：2022-01-18
申请号：CN201680054428.1
申请日：2016-09-21
Applicant: 英特尔公司
IPC: H03M7/30
Abstract: 在实施例中，处理器包括：硬件处理核，高速缓存存储器，以及包括散列表存储器的压缩加速器。压缩加速器用于：确定用于要被压缩的输入数据的散列值；读取存储在由散列值索引的散列表条目中的第一多个N个位置值；使用存储在散列表条目中的第一多个N个位置值从历史缓冲器并行地执行第一组串搜索；读取存储在由包括在散列表条目中的第一溢出指针索引的第一溢出表条目中的第二多个N个位置值；以及使用存储在第一溢出表条目中的第二多个N个位置值从历史缓冲器并行地执行第二组串搜索。描述了其他实施例并要求它们的权利。
-
公开(公告)号：CN110023922A
公开(公告)日：2019-07-16
申请号：CN201780074133.5
申请日：2017-11-13
Applicant: 英特尔公司
Abstract: 描述了一种装置。该装置包括主存储器控制器，具有耦合到点对点链路的点对点链路接口。点对点链路用于在所述主存储器控制器和主存储器之间传输系统存储器业务。主存储器控制器包括以下中的至少一个：压缩逻辑电路，用于在通过链路发送写入信息之前压缩写入信息；解压缩逻辑电路，用于在从链路接收读取信息之后解压缩读取信息。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.044 seconds)
