-
公开(公告)号：CN109426652A
公开(公告)日：2019-03-05
申请号：CN201811006539.2
申请日：2018-08-30
Applicant: 英特尔公司
Abstract: 用于数据库加速的技术包括具有数据库加速器的计算设备。数据库加速器对经压缩的数据库中的一个或多个经压缩的元素执行解压缩操作，以生成一个或多个经解压缩的元素。在对经压缩的元素进行解压缩之后，数据库加速器对一个或多个经解压缩的元素进行准备，以生成要由加速的过滤进行处理的一个或多个准备好的元素。然后，数据库加速器对一个或多个准备好的元素执行加速的过滤，以生成一个或多个输出元素。描述并要求保护其他实施例。
-
公开(公告)号：CN104321758B
公开(公告)日：2017-12-26
申请号：CN201480000991.1
申请日：2014-01-06
Applicant: 英特尔公司
CPC classification number: G06F13/1663 , G06F13/1605 , G06F13/161 , G06F2212/1024 , G06F2213/0064 , Y02D10/14
Abstract: 在一个实施例中，共享存储器结构被配置为从多个代理接收存储器请求，其中至少某些请求具有相关联的期限值，以指示在完成存储器请求之前的最大延迟。响应于该请求，该结构用于至少部分地基于该期限值来在请求之间进行仲裁。其他实施例被描述并要求保护。
-
公开(公告)号：CN101042639A
公开(公告)日：2007-09-26
申请号：CN200610130999.7
申请日：2006-12-30
Applicant: 英特尔公司
CPC classification number: G06F7/5275
Abstract: 一般的，在一方面，本发明描述了一个乘法器，包括被并联配置的一组多个乘法器，该组多个乘法器访问一个第一操作数和一个第二操作数以相乘，该第一操作数具有多个分段并且该第二操作数具有多个分段。该乘法器还包括重复提供第二操作数的一个单个分段到该组多个乘法器的每个乘法器并且提供第一操作数的多个相应分段到该组多个乘法器的相应乘法器的逻辑，直到第二操作数的每个分段被提供以第一操作数的每个分段。所述逻辑至少部分地基于相应分段在第一操作数里的位置对该组多个乘法器的不同输出进行移位。乘法器还包括与所述逻辑器相耦合的累加器。
-
公开(公告)号：CN110023922B
公开(公告)日：2023-12-05
申请号：CN201780074133.5
申请日：2017-11-13
Applicant: 英特尔公司
Abstract: 描述了一种装置。该装置包括主存储器控制器，具有耦合到点对点链路的点对点链路接口。点对点链路用于在所述主存储器控制器和主存储器之间传输系统存储器业务。主存储器控制器包括以下中的至少一个：压缩逻辑电路，用于在通过链路发送写入信息之前压缩写入信息；解压缩逻辑电路，用于在从链路接收读取信息之后解压缩读取信息。
-
公开(公告)号：CN107925420B
公开(公告)日：2022-01-04
申请号：CN201680049229.1
申请日：2016-07-27
Applicant: 英特尔公司
IPC: H03M7/30
Abstract: 一种处理设备包括存储设备和处理器，所述存储设备用于存储数据，所述处理器用于：接收令牌流，所述令牌流包括基于包括多个字节的字节流而生成的多个令牌；基于所述令牌流生成包括多个字节和多条边的简图；基于所述简图来标识在与所述令牌流的开始令牌相关联的第一节点和与所述令牌流的最后令牌相关联的末端节点之间的路径；以及对与所述节点子集相关联的令牌子集进行可变长度编码以生成输出数据。
-
Patent Agency Ranking
公开(公告)号：CN105009101A
公开(公告)日：2015-10-28
申请号：CN201380073002.7
申请日：2013-03-15
Applicant: 英特尔公司
CPC classification number: G06F12/0831 , G06F12/1027 , Y02D10/13
Abstract: 在一个实施例中，冲突检测逻辑被配置以接收来自片上系统(SoC)的一致性结构的仲裁器的多个存储器请求。冲突检测逻辑包括监听过滤器逻辑，该监听过滤器逻辑在与第一地址相关联的指针指示该一致性结构具有第一地址的控制时，将对该第一地址的第一监听存储器请求降级为非监听存储器请求。描述并要求保护其他实施例。
-
公开(公告)号：CN104321758A
公开(公告)日：2015-01-28
申请号：CN201480000991.1
申请日：2014-01-06
Applicant: 英特尔公司
CPC classification number: G06F13/1663 , G06F13/1605 , G06F13/161 , G06F2212/1024 , G06F2213/0064 , Y02D10/14 , G06F12/084
Abstract: 在一个实施例中，共享存储器结构被配置为从多个代理接收存储器请求，其中至少某些请求具有相关联的期限值，以指示在完成存储器请求之前的最大延迟。响应于该请求，该结构用于至少部分地基于该期限值来在请求之间进行仲裁。其他实施例被描述并要求保护。
-
公开(公告)号：CN108241507B
公开(公告)日：2024-01-30
申请号：CN201711206110.3
申请日：2017-11-27
Applicant: 英特尔公司
Abstract: 本申请公开了管理压缩加速器中的状态数据。在实施例中，处理器包括：多个处理核；以及压缩加速器，用于压缩包括第一数据块和第二数据块的输入流。压缩加速器包括：第一压缩引擎，用于压缩第一数据块；以及第二压缩引擎，用于：使用第一数据块的子部分来更新第二压缩引擎的状态数据，以及在使用第一数据块的子部分来更新第二压缩引擎的状态数据之后，使用第二压缩引擎的更新的状态数据来压缩第二数据块。描述了其他实施例并要求它们的权利。
-
公开(公告)号：CN107667358B
公开(公告)日：2021-07-13
申请号：CN201680030441.3
申请日：2016-05-25
Applicant: 英特尔公司
Abstract: 公开了具有支持多个拓扑结构的结构互连的装置和使用相同结构互连的方法。在一个实施例中，装置包括模式存储器，所述模式存储器用于存储指示多个模式中的一个模式的信息；以及第一结构，其在多个模式中可进行操作，其中，所述结构包括耦合至模式存储器的逻辑，所述逻辑用于根据由信息指示标识的模式来控制对由第一结构接收到的向存储器的读取请求和写入请求的处理。
-
公开(公告)号：CN109716659A
公开(公告)日：2019-05-03
申请号：CN201780038664.9
申请日：2017-06-20
Applicant: 英特尔公司
CPC classification number: H04Q11/0005 , B25J15/0014 , B65G1/0492 , G02B6/3882 , G02B6/3893 , G02B6/3897 , G02B6/4292 , G02B6/4452 , G05D23/1921 , G05D23/2039 , G06F1/183 , G06F3/061 , G06F3/0611 , G06F3/0613 , G06F3/0616 , G06F3/0619 , G06F3/0625 , G06F3/0631 , G06F3/0638 , G06F3/064 , G06F3/0647 , G06F3/0653 , G06F3/0655 , G06F3/0658 , G06F3/0659 , G06F3/0664 , G06F3/0665 , G06F3/067 , G06F3/0673 , G06F3/0679 , G06F3/0683 , G06F3/0688 , G06F3/0689 , G06F8/65 , G06F9/30036 , G06F9/3887 , G06F9/4401 , G06F9/5016 , G06F9/5044 , G06F9/505 , G06F9/5072 , G06F9/5077 , G06F9/544 , G06F11/141 , G06F11/3414 , G06F12/0862 , G06F12/0893 , G06F12/10 , G06F12/109 , G06F12/1408 , G06F13/161 , G06F13/1668 , G06F13/1694 , G06F13/4022 , G06F13/4068 , G06F13/409 , G06F13/42 , G06F13/4282 , G06F15/8061 , G06F16/9014 , G06F2209/5019 , G06F2209/5022 , G06F2212/1008 , G06F2212/1024 , G06F2212/1041 , G06F2212/1044 , G06F2212/152 , G06F2212/202 , G06F2212/401 , G06F2212/402 , G06F2212/7207 , G06Q10/06 , G06Q10/06314 , G06Q10/087 , G06Q10/20 , G06Q50/04 , G07C5/008 , G08C17/02 , G08C2200/00 , G11C5/02 , G11C5/06 , G11C7/1072 , G11C11/56 , G11C14/0009 , H03M7/30 , H03M7/3084 , H03M7/3086 , H03M7/40 , H03M7/4031 , H03M7/4056 , H03M7/4081 , H03M7/6005 , H03M7/6023 , H04B10/25 , H04B10/2504 , H04L9/0643 , H04L9/14 , H04L9/3247 , H04L9/3263 , H04L12/2809 , H04L29/12009 , H04L41/024 , H04L41/046 , H04L41/0813 , H04L41/082 , H04L41/0896 , H04L41/12 , H04L41/145 , H04L41/147 , H04L41/5019 , H04L43/065 , H04L43/08 , H04L43/0817 , H04L43/0876 , H04L43/0894 , H04L43/16 , H04L45/02 , H04L45/52 , H04L47/24 , H04L47/38 , H04L47/765 , H04L47/782 , H04L47/805 , H04L47/82 , H04L47/823 , H04L49/00 , H04L49/15 , H04L49/25 , H04L49/357 , H04L49/45 , H04L49/555 , H04L67/02 , H04L67/10 , H04L67/1004 , H04L67/1008 , H04L67/1012 , H04L67/1014 , H04L67/1029 , H04L67/1034 , H04L67/1097 , H04L67/12 , H04L67/16 , H04L67/306 , H04L67/34 , H04L69/04 , H04L69/329 , H04Q1/04 , H04Q11/00 , H04Q11/0003 , H04Q11/0062 , H04Q11/0071 , H04Q2011/0037 , H04Q2011/0041 , H04Q2011/0052 , H04Q2011/0073 , H04Q2011/0079 , H04Q2011/0086 , H04Q2213/13523 , H04Q2213/13527 , H04W4/023 , H04W4/80 , H05K1/0203 , H05K1/181 , H05K5/0204 , H05K7/1418 , H05K7/1421 , H05K7/1422 , H05K7/1442 , H05K7/1447 , H05K7/1461 , H05K7/1485 , H05K7/1487 , H05K7/1489 , H05K7/1491 , H05K7/1492 , H05K7/1498 , H05K7/2039 , H05K7/20709 , H05K7/20727 , H05K7/20736 , H05K7/20745 , H05K7/20836 , H05K13/0486 , H05K2201/066 , H05K2201/10121 , H05K2201/10159 , H05K2201/10189 , Y02D10/14 , Y02D10/151 , Y02P90/30 , Y04S10/54 , Y10S901/01
Abstract: 用于高性能单流数据压缩的技术包括基于输入数据流更新索引数据结构的计算设备。输入数据流被划分为多个块。每个块具有预定的长度，例如136个字节，并且与先前的块重叠预定的量，例如8个字节。计算设备使用索引数据并行处理多个块以生成多个令牌流。令牌包括文字令牌和引用令牌，所述引用令牌指的是输入数据流中较早的匹配数据。因此，计算设备并行地搜索匹配数据。计算设备合并令牌流以生成单个输出令牌流。计算设备可以合并来自两个不同块的一对令牌以生成输出到输出令牌流的一个或多个同步令牌。描述并要求保护其他实施例。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.024 seconds)
