公开(公告)号：CN109148351B

公开(公告)日：2021-10-26

申请号：CN201810755831.8

申请日：2018-07-11

Applicant: 西安电子科技大学

Inventor： 马佩军 ,  马晓华 ,  张新创 ,  杜佳乐 ,  朱青

IPC: H01L21/683 ,  H01L21/34 ,  H01L29/78

Abstract: 本发明涉及半导体器件技术领域，提供了一种(AlxGa1‑x)2O3/Ga2O3器件的外延层转移方法，其特征在于，外延层自下而上包括牺牲层、缓冲层、沟道层、势垒层和保护层，所述牺牲层制备在衬底层上方；所述外延层转移方法包括：根据光刻版图对所述外延层的无源区域进行选区曝光显影；在氟基刻蚀条件下刻蚀已曝光显影的无源区域下方的保护层；在氯基刻蚀条件下刻蚀所述已曝光显影的无源区域下方的势垒层、沟道层和缓冲层；以及采用化学腐蚀液蚀刻所述衬底层上方的牺牲层。该外延层转移方法能够减小器件的纵向尺寸，提高器件的散热性能。

公开(公告)号：CN109103091A

公开(公告)日：2018-12-28

申请号：CN201810755852.X

申请日：2018-07-11

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  张新创 ,  杜佳乐 ,  马佩军 ,  朱青

IPC: H01L21/308 ,  H01L21/336 ,  H01L29/78

Abstract: 本申请涉及半导体器件技术领域，提供了一种Ga2O3基MOSFET器件的外延层转移方法，外延层自下而上包括牺牲层、缓冲层、势垒层、钝化层和保护层，所述牺牲层制备在衬底层上方；所述外延层转移方法包括：根据光刻版图对所述外延层的无源区域进行选区曝光显影；在氟基刻蚀条件下刻蚀已选区曝光显影的无源区域下方的保护层和钝化层；在氯基刻蚀条件下刻蚀所述已选区曝光显影的无源区域下方的势垒层和缓冲层；以及采用化学腐蚀液蚀刻所述衬底层上方的牺牲层。所述外延层转移方法能够减小器件的纵向尺寸，提高器件的散热性能。

公开(公告)号：CN119153541A

公开(公告)日：2024-12-17

申请号：CN202411279224.0

申请日：2024-09-12

Applicant: 西安电子科技大学

Inventor： 侯斌 ,  杨凌 ,  朱宥军 ,  常青原 ,  芦浩 ,  张濛 ,  武玫 ,  杜佳乐 ,  马晓华 ,  郝跃

IPC: H01L29/872 ,  H01L21/329 ,  H01L29/06 ,  H01L29/417 ,  H01L27/08 ,  H01L23/31 ,  H01L23/528 ,  H01L23/522 ,  H01L21/8222 ,  H01L21/768 ,  H02M1/00 ,  H02M7/00 ,  H02M7/06

Abstract: 本发明公开了一种准垂直JBS二极管及单片集成DRU三相整流单元，该准垂直JBS二极管由下至上依次包括Si衬底、N+GaN导通层、N型GaN漂移层；N型GaN漂移层的顶层区域内有呈同心环状分布的槽结构，各槽结构内及N型GaN漂移层侧面设置有掺杂Mg的P型BN材料；N型GaN漂移层表面上设置有阳极；N+GaN导通层的表面上环绕N型GaN漂移层间隔设置有阴极，本发明能提升二极管耐压值。该单片集成DRU三相整流单元电路包括三个交流电输入端、两个整流后直流输出端，及六个整流桥臂分别对应的二极管组，二极管均为该准垂直JBS二极管，可提高集成度，缩小电路体积，提升电路可靠性并拓宽电压应用窗口。

公开(公告)号：CN109244026A

公开(公告)日：2019-01-18

申请号：CN201810811867.3

申请日：2018-07-23

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  张新创 ,  杜佳乐 ,  卢阳

IPC: H01L21/683

Abstract: 本发明涉及一种半导体器件外延层的转移方法，包括：S1、在衬底上制作牺牲层；S2、在所述牺牲层上制作器件外延层；S3、在所述器件外延层中制作刻蚀通道；S4、通过所述刻蚀通道刻蚀掉所述牺牲层，以使所述衬底与所述器件外延层分离。本发明实施例分离后的外延层厚度只有几微米，可以被随意弯折而不会被损坏，从而可以被制成柔性器件。