一种倒装芯片封装方法及封装结构

    公开(公告)号:CN119905406A

    公开(公告)日:2025-04-29

    申请号:CN202510104359.1

    申请日:2025-01-22

    Abstract: 本公开实施例提供一种倒装芯片封装方法及封装结构,该方法包括:提供基板、芯片和金属层网,金属层网的尺寸与芯片的尺寸相同;将芯片倒装设置于基板;按照预设图案在芯片背面进行有机散热材料的点胶;将金属层网放置于有机散热材料并使金属层网与芯片对齐设置;将散热片贴装于金属层网,在贴装过程中有机散热材料受力后均匀覆盖芯片背面;将有机散热材料进行固化;金属层网能够在有机散热材料固化过程中阻挡有机散热材料的界面退化。该方法中芯片的尺寸与金属层网的尺寸相同,可以提升热传导效率和热应力分布均匀;金属层网能在有机散热材料固化过程中阻挡有机散热材料的界面退化,保证芯片背面有机材料的覆盖率,降低空洞率,提高芯片散热性能。

    阵列基板及其制备方法、显示面板

    公开(公告)号:CN114141787B

    公开(公告)日:2025-04-29

    申请号:CN202111259100.2

    申请日:2021-10-27

    Abstract: 本发明公开一种阵列基板及其制备方法、显示面板,阵列基板包括自下向上依次层叠设置的衬底、栅极、栅极绝缘层、有源层、源漏层、钝化层以及透明导电层,所述源漏层包括间隔设置的源极和漏极,所述有源层的材质包括铟镓锌氧化物,所述钝化层包括自下向上依次叠设的有机平坦层和第一钝化层,所述第一钝化层的材质包括聚酰亚胺。本发明提出的阵列基板,钝化层不仅具有保护沟道层的作用,还能够对液晶进行配向,使得该阵列基板无需设置其他复杂的功能层,结构简单、性能稳定,简化了制造的流程和工艺。

    电子封装件及其制法
    14.
    发明授权

    公开(公告)号:CN112510019B

    公开(公告)日:2025-04-29

    申请号:CN201910911029.8

    申请日:2019-09-25

    Abstract: 一种电子封装件及其制法,包括于一具有第一天线部的承载结构上设置至少一具有第二天线部的基板结构,再将一具有第一天线体与第二天线体的天线结构经由多个支撑件堆叠于该承载结构上以遮盖该第一天线部与该第二天线部,使该第一天线体对应该第一天线部,该第二天线体对应该第二天线部,从而经由该基板结构设于该承载结构上,以产生其它频率的5G毫米波,使该天线结构可依需求产生不同的天线信号。

    半导体装置封装及其制造方法
    16.
    发明公开

    公开(公告)号:CN119890153A

    公开(公告)日:2025-04-25

    申请号:CN202510084331.6

    申请日:2018-05-30

    Inventor: 颜瀚琦

    Abstract: 本公开涉及一种半导体封装装置及其制造方法。一种半导体装置封装包含电路层、天线结构、第一包封物和反射器。所述电路层具有第一表面、与所述第一表面相对的第二表面、以及在所述第一表面与所述第二表面之间延伸的第三表面。所述天线结构安置于所述电路层内。所述第一包封物安置于所述电路层的所述第一表面上,所述第一包封物具有表面。所述反射器安置于所述第一包封物上。所述电路层的所述第三表面与所述第一包封物的所述表面大体上共面。

    具保护性涂层的处理腔室的处理配件

    公开(公告)号:CN119890023A

    公开(公告)日:2025-04-25

    申请号:CN202411905565.4

    申请日:2019-05-21

    Abstract: 在此描述的实施方式一般涉及一种用于制造用于等离子体处理腔室的腔室部件的方法和设备。在一个实施方式中,提供在等离子体处理腔室内使用的腔室部件,腔室部件包括:金属基底材料,金属基底材料包含粗糙的非平面第一表面,其中粗糙的非平面表面具有在4微英寸和80微英寸之间的Ra表面粗糙度;平面二氧化硅涂层,形成在粗糙的非平面表面之上,其中平面二氧化硅涂层具有:表面,具有Ra表面粗糙度小于粗糙的非平面表面的Ra表面粗糙度;厚度,在约0.2微米和约10微米之间;以容积计的小于1%的孔隙率,并且含有少于2E12原子/厘米2的铝。

    一种芯片立体封装工艺技术的可靠性数据管理方法及系统

    公开(公告)号:CN119129403B

    公开(公告)日:2025-04-25

    申请号:CN202411200616.3

    申请日:2024-08-29

    Abstract: 本发明公开了一种芯片立体封装工艺技术的可靠性数据管理方法及系统,涉及大数据分析技术领域。所述方法是先针对在所有裸芯片叠层立体封装产品中且具有不同芯片型号的各款裸芯片,基于对应的所有裸芯片的多个立体封装工艺参数和所属封装产品的成品率,建模得到对应的成品率预测模型,然后针对目标产品中各颗裸芯片,根据对应的芯片型号,匹配得到对应的成品率预测模型,最后应用与各颗裸芯片对应的成品率预测模型,基于寻优算法对各颗裸芯片的多个立体封装工艺参数进行优化,得到为目标产品设计的芯片立体封装工艺方案并予以输出,如此不但可以自动管理分析得到新产品的最优芯片立体封装工艺方案,还可大大降低人力物力成本,缩短工艺设计时长。

    一种制造半导体组件的方法
    20.
    发明公开

    公开(公告)号:CN119864285A

    公开(公告)日:2025-04-22

    申请号:CN202411449757.9

    申请日:2024-10-17

    Abstract: 公开了一种制造半导体器件的方法。该方法包括用焊料将管芯固定到管芯座,并用焊料将夹片固定到管芯以形成第一子组件。该方法进一步包括将第一子组件加热到至少焊料的熔化温度,然后随后从邻近管芯的区域中的管芯座去除至少一些焊料,以暴露该区域中的管芯座。该方法进一步包括将外壳模制到第一子组件上,使得外壳至少部分地包围管芯、管芯座和夹片。

Patent Agency Ranking