-
公开(公告)号：CN101026006B
公开(公告)日：2012-06-13
申请号：CN200610064485.6
申请日：2006-11-20
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C11/4076 , G11C11/409
Abstract: 提供了一种等待时间控制电路及其方法和自动预充电控制电路及其方法。范例的等待时间控制电路可以包括：基于参考信号和内部时钟信号来激活至少一个主信号的主单元；和接收该至少一个主信号的多个从单元，多个从单元中的每一个接收多个信号并且至少部分地基于接收到的多个信号中的一个来输出一输出信号。范例的自动预充电控制电路可以包括：响应于内部时钟信号和写自动预充电命令信号而产生多个第一预充电命令延迟信号的预充电命令延迟单元，输出延迟的存储体地址信号的至少一个存储体地址延迟单元，以及基于延迟的存储体地址信号而向存储体输出预充电主信号的预充电主信号发生器。
-
公开(公告)号：CN102467971A
公开(公告)日：2012-05-23
申请号：CN201110361944.8
申请日：2011-11-15
Applicant: 三星电子株式会社
IPC: G11C17/16 , G11C17/18 , H01L23/525
CPC classification number: H01L27/101 , G11C17/14 , G11C17/18 , H01L2924/0002 , H01L2924/00
Abstract: 提供一种包括熔丝的半导体器件以及操作其的方法。半导体器件包括熔丝阵列、第一寄存器单元以及第二寄存器单元。熔丝阵列包括多个行和列；第一寄存器单元从熔丝阵列接收至少一行的熔丝数据。至少一行的熔丝数据的熔丝数据通过第一寄存器单元并行接收。第二寄存器单元从第一寄存器单元一次至少一位地接收熔丝数据。
-
公开(公告)号：CN101140792A
公开(公告)日：2008-03-12
申请号：CN200710147300.2
申请日：2007-09-06
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: G11C7/1072 , G11C7/1057 , G11C7/22 , G11C7/222 , G11C11/4076 , G11C11/4093
Abstract: 一种同步半导体存储器件包括输出控制信号发生器，其响应于通过将内部时钟信号除以n获得的延迟内部时钟信号、通过延迟该内部时钟信号获得的第一采样信号和第二采样信号、通过将内部时钟信号除以n获得的第一输出控制时钟信号、以及列地址选通(CAS)等待时间信号，而生成与通过延迟读取信息信号所获得的信号对应的输出控制信号。该同步半导体存储器件还包括数据输出缓冲器，其通过响应于所述输出控制信号以及所述第一输出控制时钟信号而缓冲内部数据，来输出数据。
-
公开(公告)号：CN1267804C
公开(公告)日：2006-08-02
申请号：CN03141121.5
申请日：2003-06-09
Applicant: 三星电子株式会社
Inventor： 张星珍
IPC: G06F1/08
CPC classification number: G11C29/028 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/4072 , G11C11/4076 , G11C2207/104 , G11C2207/2254
Abstract: 存储系统包括包含有有源终端电路的存储器件。存储系统还包括包含有频率控制电路的控制器电路，该频率控制电路被构成为响应控制信号来调制在第一频率值和大于第一频率值的第二频率值之间的系统时钟。控制器电路还被构成为响应在第一频率值的系统时钟确定用于有源终端电路的有源终端值、以及响应在第二频率值的系统时钟将命令施加到存储器件。
-
公开(公告)号：CN1222857C
公开(公告)日：2005-10-12
申请号：CN03142310.8
申请日：2003-05-24
Applicant: 三星电子株式会社
Inventor： 张星珍
IPC: G06F1/04
Abstract: 一种产生内部时钟信号的电路和方法，包括：第一延迟装置，将外部时钟信号延迟第一延迟时间；分频器，将第一延迟装置的输出信号分频；第一信号产生装置，通过将分频器的输出信号延迟第二延迟时间、将分频器的输出信号与延迟第二延迟时间的信号结合，产生与失真监视器时间脉冲宽度相等的第一信号；第二信号产生装置，在第一延迟装置的输出信号下降或上升沿产生与第三延迟时间脉冲宽度相等的第二信号；时间/数字信号变换器，响应于第一信号将与第一信号脉冲宽度相等的失真监视器时间变换为第一和第二数字信号；数字信号/时间变换器，通过响应于第二信号输入第一和第二数字信号再现失真监视器时间，产生延迟了第四延迟时间的内部时钟信号。
-
Patent Agency Ranking
-
公开(公告)号：CN1497850A
公开(公告)日：2004-05-19
申请号：CN03139092.7
申请日：2003-09-30
Applicant: 三星电子株式会社
CPC classification number: H03K19/00346
Abstract: 一种集成电路设备，包括数据反相电路，其被配置为估算至少与数据转换电路先前产生的输出数据有序组并行的第一和第二输入数据有序组。当第一输入数据有序组和输出数据有序组之间的位差数大于第一输入数据有序组数量一半，并且第二输入数据有序组和第一输入数据有序组的反相版本之间的位差数大于第二输入数据有序组数量一半的时候，数据反相电路还被配置为产生第一和第二输入数据有序组的反相版本。
-
公开(公告)号：CN100592424C
公开(公告)日：2010-02-24
申请号：CN200510091765.1
申请日：2005-08-17
Applicant: 三星电子株式会社
Inventor： 张星珍
IPC: G11C11/407 , G11C11/417 , G11C7/00 , H03K19/00
Abstract: 用于生成参考电压的电路包括布置在芯片之外的第一参考电压生成电路和布置在芯片之内的第二参考电压生成电路。第一和第二参考电压生成电路分别向第一和第二输出端输出第一和第二参考电压。第二参考电压生成电路包括至少一个上拉电阻器和至少一个下拉电阻器。上拉电阻器耦接在与内部电源电压耦接的第一节点和第二输出端之间。下拉电阻器耦接在第二节点与第二输出端之间，其中，在第二节点的电压比在第一节点的电压相对低。从第一输出端与第二输出端耦接的节点输出第三参考电压。
-
公开(公告)号：CN100541458C
公开(公告)日：2009-09-16
申请号：CN200410034832.1
申请日：2004-04-15
Applicant: 三星电子株式会社
Inventor： 张星珍
CPC classification number: G11C7/10 , G11C11/401 , G11C11/4093 , G11C11/417 , H01L21/822 , H01L27/04 , H03K19/0175 , H03K19/20
Abstract: 本发明涉及集成电路领域。所要解决的技术问题包括：现有技术在数据引脚的数目方面任何的添加不利地占据更大的设备面积，并且也增加了功率消耗和与电源有关的噪音。本发明提供了一种集成电路，其包括：M个第一端子和N个第二端子，M和N是正整数，并且M＞N＞1。该电路还包括：转换器，其分别从M个第一端子接收M个A基电平输入信号，编码由M个A基电平输入信号的每一个AM值为由N个K基电平输出信号表示的不同的K基值，A和K是正整数，并且K＞A＞1。然后，转换器分别输出N个K基电平输出信号到N个第二端子。按照本发明，集成电路的数据引脚被减少，并且电路设备所占据的面积可以减小，从而也减小了功率消耗和与电源有关的噪音。
-
公开(公告)号：CN100530415C
公开(公告)日：2009-08-19
申请号：CN200410062951.8
申请日：2004-07-05
Applicant: 三星电子株式会社
Inventor： 张星珍
IPC: G11C7/10
CPC classification number: G11C7/1006 , G11C7/1045 , G11C7/1075
Abstract: 本发明公开了一种存储系统和一种对于存储装置写入以及读出数据的方法，选择性地在采用数据反向的单DQS模式下和在双DQS模式下操作。该装置和方法采用数据选通模式改变装置，在第一数据选通模式和第二数据选通模式之间，选择性地改变存储装置的操作。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.025 seconds)
