公开(公告)号：CN114035646B

公开(公告)日：2024-09-27

申请号：CN202111243980.4

申请日：2021-10-26

Applicant: 北京理工大学

Inventor： 解尧明 ,  张蕾 ,  李潇然 ,  陈志铭 ,  王兴华 ,  刘堃 ,  杨佳衡

IPC: G05F3/26

Abstract: 本发明涉及一种线性稳压器的动态偏置电路，属于集成电路以及线性稳压器设计技术领域。包括电流基准电路、微分器偏置电路、微分器和线性稳压器偏置电路；微分器偏置电路分别与电流基准电路和微分器连接；微分器与微分器偏置电路连接；线性稳压器偏置电路与微分器连接。线性稳压器的输出电压输入微分器；微分器对线性稳压器的输出电压进行微分，得到输出电压变化率；以输出电压变化率为标准正相关输出线性稳压器的偏置电流并依据该偏置电流动态调整线性稳压器偏置电路。所述电路能有效增加LDO的瞬态响应性能，实现自适应功耗调整。

公开(公告)号：CN116339680A

公开(公告)日：2023-06-27

申请号：CN202211315708.7

申请日：2022-10-26

Applicant: 北京理工大学

Inventor： 杨镒铭 ,  李潇然 ,  吕世东 ,  王乾 ,  袁易扬 ,  张锋 ,  王兴华

IPC: G06F7/544 ,  G06N3/063

Abstract: 本发明属于集成电路设计技术领域，涉及一种实时的多端口并行读写近存处理器。所述近存处理器，采用多核共享存储近存设计、自定义原子级指令架构及定制实时变精度乘加器，包括与共享存储器相连的多个近存计算核；所述近存计算核中又有指令存储空间，控制端口输入原子级指令，每个近存计算核中计算模块又包含实时变精度乘加器，所述乘加器采用迭代结构。所述处理器能随时刷新数据缓存器中数据并实时读写共享存储器中数据；通过控制计算模块组成各种丰富算子，以支持除乘加计算以外的神经网络运算；将不同位宽的部分积结果通过加法器组合，能自适应于不同位宽且完成多种精度向量内积，在高主频下依然能单拍内完成乘加运算，从而提供极高的实时性。

公开(公告)号：CN114069178A

公开(公告)日：2022-02-18

申请号：CN202111241912.4

申请日：2021-10-25

Applicant: 北京理工大学

Inventor： 李潇然 ,  高健 ,  陈志铭 ,  李佳峄 ,  王兴华 ,  张蕾

IPC: H01P1/38

Abstract: 本发明涉及一种高度集成的基于时空电导率调制的CMOS环形器，目的在于弥补国内对于全双工天线接口的研究相对薄弱的问题，属于射频集成电路领域。本发明所述的环形器是一个三端口器件，是通过非互易相移元件回转器嵌入到3λ/4传输线环中，再引入三个彼此相距λ/4的端口来实现的。三个端口分别为发射端口TX，接收端口RX和天线端口ANT。其中端口TX和ANT以及端口RX和ANT之间均通过λ/4的接地共面波导传输线进行连接，回转器对称地放置在端口TX和RX之间，并且在两个端口之间均接入了λ/8的传输线。回转器模块包括两组完全对称的开关和λ/4传输线。其中每一组开关均包括八个由MOS管来构成的单刀单掷开关，λ/4传输线由5个Π型C–L–C结构组合而成。回转器模块中的四路正交时钟信号是由基于CML逻辑设计的占空比为25％的时钟产生电路生成。本发明所述的环形器，可以实现良好的隔离带宽和插入损耗，同时可以实现更高的工作频率并且电路结构相对简单。

公开(公告)号：CN114035646A

公开(公告)日：2022-02-11

申请号：CN202111243980.4

申请日：2021-10-26

Applicant: 北京理工大学

Inventor： 解尧明 ,  张蕾 ,  李潇然 ,  陈志铭 ,  王兴华 ,  刘堃 ,  杨佳衡

IPC: G05F3/26

Abstract: 本发明涉及一种线性稳压器的动态偏置电路，属于集成电路以及线性稳压器设计技术领域。包括电流基准电路、微分器偏置电路、微分器和线性稳压器偏置电路；微分器偏置电路分别与电流基准电路和微分器连接；微分器与微分器偏置电路连接；线性稳压器偏置电路与微分器连接。线性稳压器的输出电压输入微分器；微分器对线性稳压器的输出电压进行微分，得到输出电压变化率；以输出电压变化率为标准正相关输出线性稳压器的偏置电流并依据该偏置电流动态调整线性稳压器偏置电路。所述电路能有效增加LDO的瞬态响应性能，实现自适应功耗调整。