-
公开(公告)号:CN115390071A
公开(公告)日:2022-11-25
申请号:CN202210974798.4
申请日:2022-08-15
Applicant: 北京理工大学
Abstract: 一种二维I nSAR图像的FPGA配准方法及配准结构。在实施例中包括:首先FPGA利用最大相关函数法的粗配准算法得到I nSAR主、辅图像距离向、方位向偏移量,根据方位向偏移量获得主、辅图像在DDR中的地址并筛选方位向数据;然后借助AXI I nterconnect将筛选后的主、辅图像数据由AX I‑Master转换为AX I‑Stream数据流并行送入RAM;最后在RAM中根据距离向偏移量筛选出主、辅图像的距离向数据,并根据筛选后的方位向、距离向数据计算干涉相位与相干系数。本发明采用的二维I nSAR图像的FPGA配准方法简化了方位向距离向一起选择数据带来的复杂地址映射公式,从实时性、简洁性、升级性与可维护性来说都有优势,保证了I nSAR数据处理的高速高效。
-
公开(公告)号:CN109062540B
公开(公告)日:2022-11-25
申请号:CN201810574109.4
申请日:2018-06-06
Applicant: 北京理工大学
IPC: G06F7/57
Abstract: 一种基于CORDIC算法的可重构浮点运算装置,其包括:预处理模块,用于完成输入数据从IEEE‑754标准的单精度浮点格式到定点格式的转换,并将其映射到收敛域内;串‑并混合的可重构CORDIC迭代单元模块,用于完成CORDIC算法的迭代运算部分,由旋转模块A和B两部分组成:旋转模块A用于串行流水结构的实现,实现模块复用最大化,旋转模块B基于旋转方向并行预测方法,采用树状加法器结构,用于旋转模式下并行结构的实现;在后处理模块,根据预处理模块的编码信号选择相应的结果输出,并完成尾数的规格化处理,输出单精度浮点数据格式计算结果;本发明具有原理简单、低延迟、高精度、硬件开销低的特点。
-
公开(公告)号:CN112100568A
公开(公告)日:2020-12-18
申请号:CN202010605839.3
申请日:2020-06-29
Applicant: 北京理工大学
Abstract: 本发明公开了定点傅里叶变换FFT处理器及处理方法,涉及数字信号处理技术领域,能够达到FFT运算长度、定点处理精度可变的目的。本发明用于对采集自通信系统、雷达系统或者数字广播系统的数字信号进行FFT运算转换为频域信号,以获取数字信号的频域信息。采用基‑27算法实现FFT运算,对FFT运算中使用的旋转因子进行分解,分解得到7级运算组和一级旋转因子乘法运算。处理器包括级联的七个运算模块和一级旋转因子乘法模块,七个运算模块分别为Stage1~Stage7,分别用于执行分解得到的7级运算组。Stagei中包含蝶形运算单元BF以及反馈存储RAM,BF用于执行当前运算组内的加减法运算。Stage2~Stage6中还包含级联的常数因子乘法器,用于实现当前运算组中的常数因子乘法运算。
-
公开(公告)号:CN111899625A
公开(公告)日:2020-11-06
申请号:CN202010687546.4
申请日:2020-07-16
Applicant: 北京理工大学
IPC: G09B25/00
Abstract: 本申请涉及一种智能辅助驾驶开发装置,应用于实验室模拟环境下,装置主体包括:环境感知组件,用于获取装置主体在模拟道路中的运动信息和/或模拟道路的路况信息;运动组件,用于控制装置主体在模拟道路中行驶;处理组件,用于根据环境感知组件获取的当前数据,生成控制指令,以及将控制指令发送至运动组件,当前数据包括运动信息和/或路况信息;数据传输组件,用于接收并转发环境感知组件、运动组件和处理组件中的数据;数据传输组件分别与环境感知组件、运动组件和处理组件连接。该装置能够在实验室环境下运行,使得可以在有限的空间中进行开发实验,降低了开发成本。此外,在实验室中可以模拟各种不同的路况,提升了开发效率。
-
公开(公告)号:CN105182334B
公开(公告)日:2017-07-21
申请号:CN201510543371.9
申请日:2015-08-28
Applicant: 北京理工大学
IPC: G01S13/90
Abstract: 本发明公开了一种基于SAC算法的星载SAR自聚焦系统,该系统采用FPGA完成,同时通过外界设备接收原始回波和卫星参数;FPGA中包括:位置计算模块计算获得每条方位向数据的位置信息,并经过SDRAM存入到DPRAM中;DPRAM获取读取有效频谱数据,并输入至FFT IP核中进行IFFT,结果存储于SDRAM中;频移相关模块依据IFFT结果估计多普勒频率值存入SDRAM中;聚焦模块划分子块并计算各子块的多普勒频率估计值及其位置存入DPRAM中;剔值模块对DPRAM中估计值进行第一次剔值;均值模块对DPRAM中估计值求出均方差值;拟合模块对DPRAM中的估计值进行一次线性拟合,剔值模块剔除偏离值,重复三次后获得的拟合系数;依据该拟合系数,进行多普勒频率估计即可。该系统能够节省FPGA内部资源,并能够实时处理。
-
公开(公告)号:CN103761074B
公开(公告)日:2016-08-17
申请号:CN201410038044.3
申请日:2014-01-26
Applicant: 北京理工大学
Abstract: 本发明在保证R22SDF定点FFT输出SQNR的情况下,实现节省存储资源的目标,提出一种流水结构定点FFT字长配置方法,首先按照每级加减法运算按照运算法则产生进位,即字长增加一位,计算一个基22FFT从输入到输出各级运算的字长,以此字长配置方案作为一个待优化的方案的模板;然后针对该模板,在保持每一级乘法的运算输入输出的数据字长不变的情况下,按照SQNR要求降低各级加减法运算的字长,确定字长配置方案;最后,根据前面确定的字长配置方案进行FFT算法的硬件实现,设计相应的带有截位器的基本蝶形运算单元,并且按照单路延时反馈的电路结构进行FFT的硬件实现。
-
公开(公告)号:CN103544111B
公开(公告)日:2016-06-01
申请号:CN201310465130.8
申请日:2013-10-08
Applicant: 北京理工大学
IPC: G06F12/02
Abstract: 本发明公开了一种基于实时性处理的混合基FFT方法,适用于FFT点数满足级数为s=s1+s2的情况。第一步根据实时性的要求,将输入数据分配到r2个存储器中,每个存储器深度为第二步,采用流水方法读取多个存储器,对r2个N′点进行DFT运算;在读取过程中,第n+1个存储器读取时序延后第n个存储器;第三步,采用并行方法对多个存储器读取,对N′个r2点进行DFT运算。本发明基于原位存储、输入数据顺序、单蝶形单元,且保证实时性的条件下,消除额外运算,针对多存储器采用流水和并行的访问方式,达到了实时性的设计要求。
-
公开(公告)号:CN103310453B
公开(公告)日:2015-12-09
申请号:CN201310239103.9
申请日:2013-06-17
Applicant: 北京理工大学
Abstract: 本发明提供一种基于子图像角点特征的快速图像配准方法,具体步骤包括:步骤一、选取参考子图和待配准子图;从参考图像中选取一子图作为参考子图,从待配准图像中选取一坐标空间与参考子图相同的子图作为待配准子图;步骤二、提取参考子图和待配准子图角点;步骤三、对参考子图和待配准子图上提取的角点进行特征描述,获得各角点的特征向量;步骤四,将待匹配子图和参考子图上角点的特征向量进行相似性度量和特征匹配,最终得到K个匹配点对;步骤五、基于K个匹配点对,采用最小二乘法计算待配准图像和参考图像之间的变换矩阵H,基于变换矩阵H将待配准图像配准到参考图像上。本发明可在满足图像匹配精度的同时大大提高图像的匹配速度。
-
公开(公告)号:CN105022721A
公开(公告)日:2015-11-04
申请号:CN201510416168.5
申请日:2015-07-15
Applicant: 北京理工大学
IPC: G06F17/14
Abstract: 本发明公开了一种快速、自动的定点FFT各级字长配置方法,具体过程如下:首先针对定点快速傅里叶变换FFT,根据需求设定:输入字长、最终输出信噪比以及FFT运算长度;以FFT每一级加减法运算均进行字长扩展和均不进行字长扩展的情况,计算每一级信噪比衰落的范围的下限和上限;利用最终输出信噪比以及每一级信噪比衰落的范围,计算得到FFT中各级输出信噪比的范围;利用各级信噪比的范围计算出各级截位向量的范围,从而得到各级字长的范围,并确定多组字长配置方案;对各组字长配置方案进行输出信噪比的验证,选取满足要求且存储资源消耗最少的一组作为最终字长配置方案。本发明能够节省存储资源,提高定点化子长配置效率。
-
公开(公告)号:CN103810146A
公开(公告)日:2014-05-21
申请号:CN201410038950.3
申请日:2014-01-26
Applicant: 北京理工大学
IPC: G06F17/14
Abstract: 本发明提出一种逆序输入顺序输出的FFT结构设计方法,解决了脉冲压缩系统中传统FFT结构带来的额外存储需求和流水迟滞问题。步骤一、设计FFT结构中的蝶形运算单元,该蝶形运算单元包括两个输入、两个输出、加法器、减法器和实虚部交换单元,两个输出为两个输入数据通过蝶形运算单元中的加法器和减法器运算得到的和结果和差结果,当需要做结果数据乘以虚单位-j的操作时,通过实虚部交换单元交换结果数据的实虚部实现;步骤二、对输入数据和输出数据的地址重新进行二维分解,推导DIT结构的FFT计算模型,利用二维分解得到的系数组设计信号流图;步骤三、将步骤二中的信号流图进行硬件实现,完成FFT结构设计。
-
-
-
-
-
-
-
-
-