-
公开(公告)号：CN115344203B
公开(公告)日：2025-04-25
申请号：CN202210911938.3
申请日：2022-07-29
Applicant: 北京理工大学
IPC: G06F3/06
Abstract: 本发明涉及一种SAR成像系统的数据存储交换方法及架构。所述方法包括：对原始数据进行矩阵分块，得到至少一个子矩阵；对所述子矩阵进行距离向或方位向上的等量划分；将等量划分的所述子矩阵分别三维交叉映射到第一存取存储器、第二存取存储器；第一存取存储器、第二存取存储器、第一缓存模块、第二缓存模块、处理引擎执行数据缓存、读取或写入。本发明在处理引擎处理第二缓存模块的数据时，第一存取存储器、第二存取存储器与第一缓存模块进行数据读取或写入，使得流水线空闲时间很少，缓存资源得到充分利用；以及对原始数据等量划分等处理，使得单次突发传输数据的距离向长度和方位向长度相等；进而提高了数据的访问效率。
-
公开(公告)号：CN115422498A
公开(公告)日：2022-12-02
申请号：CN202210875299.X
申请日：2022-07-22
Applicant: 北京理工大学
IPC: G06F17/14
Abstract: 本申请提供一种支持非基2点数输出序列的FFT处理器，包括：平滑插值模块，用于对输入序列进行非整数点插值得到基2点数的时域插值序列；非整数点插值使得输入序列经过FFT处理器得到的输出序列在进行截取处理之前，为输入序列进行DFT处理的输出序列在频域补零得到的序列；FFT处理模块，用于对基2点数的时域插值序列进行基2FFT处理得到基2点数的频域序列；补偿截取模块，用于对基2点数的频域序列进行相位补偿，并进行截取处理得到非基2点数的输出序列作为FFT处理器的输出序列。本申请中FFT处理器的输出序列会被移交至系统的缓存和内存中进行后继的信号处理，因为该输出序列可以是任意长度的，从而能够为系统节省大量的片上缓存容量和片外内存带宽。
-
公开(公告)号：CN113176974A
公开(公告)日：2021-07-27
申请号：CN202110735623.3
申请日：2021-06-30
Applicant: 北京智芯微电子科技有限公司 , 北京理工大学 , 国网山东省电力公司信息通信公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: G06F11/22 , G06F11/263
Abstract: 本发明公开了一种用于验证IP核的方法、装置及系统，本发明通过控制板卡生成测试数据；将测试数据发送至验证板卡，以使得验证板卡基于验证板卡内的IP核和测试数据对目标存储器进行读写访问操作；获取验证板卡从目标存储器读取的第一数据；根据测试数据及第一数据得到验证结果。通过在控制板卡中生成测试数据，并根据控制板卡中的程序控制验证板卡实现IP核的读写验证，避免了传统IP核验证需要硬件验证人员编写硬件验证语言导致开发时间长且灵活性差的缺陷，提高了IP核的验证效率。
-
公开(公告)号：CN103810146B
公开(公告)日：2017-01-11
申请号：CN201410038950.3
申请日：2014-01-26
Applicant: 北京理工大学
IPC: G06F17/14
Abstract: 本发明提出一种逆序输入顺序输出的FFT结构设计方法，解决了脉冲压缩系统中传统FFT结构带来的额外存储需求和流水迟滞问题。步骤一、设计FFT结构中的蝶形运算单元,该蝶形运算单元包括两个输入、两个输出、加法器、减法器和实虚部交换单元，两个输出为两个输入数据通过蝶形运算单元中的加法器和减法器运算得到的和结果和差结果，当需要做结果数据乘以虚单位-j的操作时，通过实虚部交换单元交换结果数据的实虚部实现；步骤二、对输入数据和输出数据的地址重新进行二维分解，推导DIT结构的FFT计算模型，利用二维分解得到的系数组设计信号流图；步骤三、将步骤二中的信号流图进行硬件实现，完成FFT结构设计。
-
公开(公告)号：CN103605634B
公开(公告)日：2016-08-10
申请号：CN201310287052.7
申请日：2013-07-09
Applicant: 北京理工大学
IPC: G06F17/14
Abstract: 本发明提出一种基于混合基FFT的数据访问地址生成的方法，首先给出混合基FFT的时域指数和频域指数用两个不同基表示的表达式；然后将两个表达式代入DFT表达式，将得到的式子进行分解得到DFT运算的迭代递归方程式，根据该组方程式得出任意级的通用迭代公式。分析该迭代公式可以求出所需操作数和旋转因子的地址。根据操作数和旋转因子地址的产生规律，发现操作数和旋转因子的地址可以通过一个基于混合基表示的累加器来获得。最后通过该累加器得到基于混合基FFT的操作数和旋转因子访问地址。本发明方法由一个累加器通过简单移位实现操作数和旋转因子访问地址的生成，降低了地址生成复杂度，对任意混合基FFT的硬件实现具有积极意义。
-
Patent Agency Ranking
公开(公告)号：CN103823789A
公开(公告)日：2014-05-28
申请号：CN201410038962.6
申请日：2014-01-26
Applicant: 北京理工大学
IPC: G06F17/14
Abstract: 本发明在基于原位存储的结构上，提出一种低复杂度的通用混合基FFT设计方法，步骤一、设计计数器；步骤二、根据步骤一得到的每级的计数器，将其映射到操作数的访问地址；步骤三、根据步骤一得到的计数器，给出生成旋转因子地址的中间值的映射；上面得到的操作数和旋转因子的访问地址即为地址控制单元，选择器Mux设置为：当Mux=0时，表示进入RAM中的数据为外界输入数据；当Mux=1时，表示进入RAM中的数据为由蝶形单元计算按照原位算法存储的数据。
-
公开(公告)号：CN103487806A
公开(公告)日：2014-01-01
申请号：CN201310376517.6
申请日：2013-08-26
Applicant: 北京理工大学
Abstract: 一种基于时分复用的多普勒二次参数拟合方法，具体步骤为步骤101、构建二次拟合单元，所述二次拟合单元包括乘法器a2、乘法器b2、乘法器c2、乘法器d2、乘法器e2、除法器a2、加法器a2、均值模块a2、均值模块b2及均值模块c2；步骤102、以散点信号的横坐标xi为输入，利用二次拟合单元计算拟合参量m、m21、m22、m23、m24和m25；步骤103、基于拟合参量m、m21、m22、m23、m24和m25，利用二次拟合单元计算拟合系数和步骤104、基于拟合系数和实现散点信号的二次曲线的拟合。本发明通过分时复用二次拟合单元中的硬件资源，与传统的二次拟合单元相比，采用本发明可以大大减小所需的硬件资源。
-
公开(公告)号：CN103310453A
公开(公告)日：2013-09-18
申请号：CN201310239103.9
申请日：2013-06-17
Applicant: 北京理工大学
Abstract: 本发明提供一种基于子图像角点特征的快速图像配准方法，具体步骤包括：步骤一、选取参考子图和待配准子图;从参考图像中选取一子图作为参考子图，从待配准图像中选取一坐标空间与参考子图相同的子图作为待配准子图；步骤二、提取参考子图和待配准子图角点；步骤三、对参考子图和待配准子图上提取的角点进行特征描述，获得各角点的特征向量；步骤四，将待匹配子图和参考子图上角点的特征向量进行相似性度量和特征匹配，最终得到K个匹配点对；步骤五、基于K个匹配点对，采用最小二乘法计算待配准图像和参考图像之间的变换矩阵H，基于变换矩阵H将待配准图像配准到参考图像上。本发明可在满足图像匹配精度的同时大大提高图像的匹配速度。
-
公开(公告)号：CN119881893A
公开(公告)日：2025-04-25
申请号：CN202411954944.2
申请日：2024-12-27
Applicant: 北京理工大学
Abstract: 本申请实施例提供一种基于三次样条插值改进的ω‑k算法在FPGA上的实现方法，所述方法包括：获取雷达回波数据和Stolt映射后的矩阵数据，其中，雷达回波数据包括原始距离向频率轴和单行距离向回波数据；通过原始距离向频率轴和单行距离向回波数据构建三对角线性方程组；基于设定算法求解三对角线性方程组的三次样条系数；对原始距离向频率轴进行处理，查询数据点的插值区间段索引；基于插值区间段索引和三次样条系数，对插值点进行插值操作，得到该插值点对应的插值数据，并将该插值数据与Stolt映射后的矩阵数据进行结合；从而实现优化ω‑k成像算法中的Stolt映射，降低传统方式下sinc插值造成的硬件资源消耗，简化Stolt映射流程，有效提高插值精度。
-
公开(公告)号：CN112966209B
公开(公告)日：2023-05-05
申请号：CN202110267342.X
申请日：2021-03-11
Applicant: 北京理工大学
Abstract: 本发明涉及一种FFT处理器及其处理数据的方法。FFT处理器包括：串转并模块，将接收的第一时域数据由串行转为2n路第二时域数据并行，其中，2n不大于第一时域数据的长度。2n处理通道中的任意一个通道包括依次排列的m个操作级模块以及m‑1个乘法器模块，输入当前处理通道的第二时域数据，经过m个操作级模块以及m‑1个乘法器模块进行运算后得到第一频域数据并输出到旋转因子乘法器模块。旋转因子乘法器模块将来自2n个处理通道的第一频域数据分别与旋转因子相乘，获得2n组第二频域数据后输出。基‑2n蝶形单元对2n组第二频域数据进行基‑2n运算，并输出第三频域数据到并转串模块，并转串模块将2n组第三频域数据数据合并为串行的第四频域数据。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.02 seconds)
