-
公开(公告)号：CN113986199A
公开(公告)日：2022-01-28
申请号：CN202111262134.7
申请日：2021-10-28
Applicant: 南京大学
Abstract: 本发明提供了一种基于余数系统的同态乘法硬件计算系统。该系统包括：控制器控制整个运算流程；读写地址生成模块生成存储的读写地址；数据存储模块用于存储密文源数据和预计算参数；密文基扩展模块实现密文的多项式系数在基础基的余数表示形式与扩展基的余数表示形式之间相互扩展；对位相乘模块和密文缩放模块实现密文在NTT域的对位相乘，并通过缩放与基扩展得到三项同态乘法结果；重线性化模块将三项结果缩减为两项；输出模块输出同态乘积密文。本发明旨在克服同态运算中模数过大导致的运算复杂度高、运算速度慢等困难，利用余数系统的无权性、并行性，实现范围更广、深度更深、速度更快的同态乘法运算。
-
公开(公告)号：CN109450456B
公开(公告)日：2021-09-28
申请号：CN201811284264.9
申请日：2018-10-30
Applicant: 南京大学
IPC: H03M13/13
Abstract: 本发明涉及基于极化码的自适应堆栈译码方法及系统，该系统包括：控制单元，路径计算单元，决策单元，堆栈排序单元。所述的控制单元为整个译码过程提供了控制信息；所述的路径计算单元计算出每条路径的转移概率；所述的决策单元通过两种配合使用的自适应策略来限制搜索宽度和存储堆栈深度；所述的堆栈排序单元对所有的候选路径按转移概率从大到小进行排序。有益效果：本发明提出了两种自适应策略，新增了决策单元，通过路径剪枝操作，大大降低了算法的计算复杂度和空间复杂度，并保证了译码性能，适用于各种信道场景。
-
公开(公告)号：CN113342310A
公开(公告)日：2021-09-03
申请号：CN202110679777.5
申请日：2021-06-18
Applicant: 南京大学
Abstract: 本发明提出了一种应用于格密码的串行参数可配快速数论变换硬件加速器，包括顶层控制模块、数据索引模块、单位根幂次模块、蝶形运算单元模块及蒙哥马利模块。顶层控制模块控制状态转换，数据索引模块对数据存储器进行寻址，单位根幂次模块对单位根的幂次进行存储地址计算，蝶形运算单元模块接收来自存储的数据进行蝶形运算，蒙哥马利模块负责将输入数据转换为蒙哥马利形式以加速后续计算，并将结果转换为正常形式避免发生错误。另外，本发明还可以根据实际需求增加随机数发生器进行冗余运算以防御侧信道攻击。与现有技术相比，本发明运算速度大幅度提高，且参数可配置提高了硬件资源的利用率，同时在保证高性能的基础上兼具了一定的通用性。
-
公开(公告)号：CN108762719A
公开(公告)日：2018-11-06
申请号：CN201810497969.2
申请日：2018-05-21
Applicant: 南京大学
CPC classification number: G06F12/0646 , G06F7/483 , G06F15/7867
Abstract: 本发明的并行广义内积重构控制器，包括：中间结果计算模块，接收源数据并根据源数据计算中间结果向量，生成向量的地址，存入bank；每完成一个中间结果向量的计算生成一个完成信号，并将所述完成信号发送至最终结果计算模块，作为启动信号；最终结果计算模块，读数据进入复数乘累加器进行最终结果计算得到结果矩阵第L个元素，生成向量的地址，存入bank；数据存储地址处理模块，根据乒乓操作选择信号进行数据选择，生成正确的bank地址信号。有益效果：计算时间少且存储资源利用率大，可满足在许多信号检测应用场景中进行非均匀检测时，获取检验统计量的高实时性要求。
-
公开(公告)号：CN111860819B
公开(公告)日：2023-11-07
申请号：CN202010731785.5
申请日：2020-07-27
Applicant: 南京大学
IPC: G06N3/063 , G06N3/0464
Abstract: 本发明涉及一种可拼接、可分段的全连接神经网络推理加速器及其加速方法，加速器包括控制模块、存储模块、计算模块三大功能模块，控制模块有三种模式：配置模式、搬运模式、计算模式。本发明充分利用全连接计算的可并行性以及权重的可共享性，支持多批处理、多路并行计算。控制模块通过模式的跳转来控制整个全连接的实现与加速。本发明可以实现对输入神经元和权重的独立地址的拼接，即可以将需要进行多次计算的全连接合并为一次全连接运算；其次，本发明可以实现全连接计算的拆分，通过暂存中间结果的方式对其进行分段计算，在硬件资源有限的情况下，实现大规模的全连接神经网络的计算。
-
Patent Agency Ranking
公开(公告)号：CN108762719B
公开(公告)日：2023-06-06
申请号：CN201810497969.2
申请日：2018-05-21
Applicant: 南京大学
Abstract: 本发明的并行广义内积重构控制器，包括：中间结果计算模块，接收源数据并根据源数据计算中间结果向量，生成向量的地址，存入bank；每完成一个的计算生成一个完成信号，并将所述完成信号发送至最终结果计算模块，作为启动信号；最终结果计算模块，读数据进入复数乘累加器进行最终结果计算得到结果矩阵第L个元素，生成向量的地址，存入bank；数据存储地址处理模块，根据乒乓操作选择信号进行数据选择，生成正确的bank地址信号。有益效果：计算时间少且存储资源利用率大，可满足在许多信号检测应用场景中进行非均匀检测时，获取检验统计量的高实时性要求。
-
公开(公告)号：CN109711543B
公开(公告)日：2023-05-09
申请号：CN201811646423.5
申请日：2018-12-30
Applicant: 南京大学
IPC: G06N3/063 , G06N3/0475 , G06N3/088
Abstract: 本发明公开了可重构的深度置信网络实现系统，该系统包括：控制单元用于控制深度置信网络算法的运算流程；数据暂存单元用于存储计算所需的输入层信息、权重、偏置及输出层结果；受限玻尔兹曼机用于计算深度置信网络中各层结点的激活概率，以决定其激活状态；参数更新单元用于更新深度置信网络中各层结点的权重及偏置，其仅在训练算法中被激活。有益效果：该实现系统通过复用受限玻尔兹曼机及控制算法状态跳转可支持训练和推理两种算法，降低了算法的硬件资源开销，并保证了算法性能，适用于各种人工智能场景。
-
公开(公告)号：CN115603894A
公开(公告)日：2023-01-13
申请号：CN202211189124.X
申请日：2022-09-28
Applicant: 南京大学(CN)
IPC: H04L9/06
Abstract: 本发明提出了一种面向于B5G系统的可重构加速器及加速方法。该硬件设计包括可重构控制器模块，用于生成算法选择信号；还包括可重构线性反馈移位寄存器（LFSR）模块，用于循环生成流密码算法运算所用数据；还包括有限状态机（FSM）模块，通过FSM中循环计算最终得出密文。其中可以满足多种流密码算法共模使用LFSR模块，使用各自的计算反馈单元和不同的抽头选取位置适应不同加速场景，即根据输入的算法选择信号，选择不同的数据链路和计算模块。本发明提出的硬件架构可以在B5G系统下根据多种不同场景需求可以自由选择加密效果更佳的算法，共模的设计可以更好地满足B5G系统的超高速加密需求。
-
公开(公告)号：CN113660076A
公开(公告)日：2021-11-16
申请号：CN202110801812.6
申请日：2021-07-15
Applicant: 南京大学
IPC: H04L9/00
Abstract: 本发明涉及基于可重构技术的同态加密系统及同态加密执行方法，属于加密算法设计领域。本发明包括主控单元、执行单元、运算阵列和存储单元；执行单元包括加密控制器、同态运算控制器和解密控制器；运算阵列包括数论变换模块、四舍五入取整除法模块和多项式环上的模运算模块；存储单元包括中间结果存储器、源数据缓冲区和结果数据缓冲区；主控单元控制整个系统流程；执行单元驱动运算阵列进行重构；运算阵列对数据进行运算处理；存储单元对数据进行存储。本发明旨在通过利用可重构技术来实现同态加密算法，以期在满足算法所需的较高性能的同时，为同态加密算法的实现提供一定的灵活性。
-
公开(公告)号：CN110826710B
公开(公告)日：2021-04-23
申请号：CN201910996386.9
申请日：2019-10-18
Applicant: 南京大学
Abstract: 本发明公开了基于横向脉动阵列的RNN前向传播模型的硬件加速实现系统及方法，首先配置网络参数，对数据进行初始化后，基于横向脉动阵列，计算中权重采用分块设计，隐藏层计算的权重矩阵按行进行分块，经过矩阵乘向量和向量求和运算和激活函数运算，计算得到隐藏层神经元，随后根据获得的隐藏层神经元，经过矩阵乘向量、向量求和运算和激活函数运算，产生RNN输出层结果，最终依据时间序列长度配置信息，产生RNN网络所需的输出结果，本方法隐藏层和输出层多维度并行，提高了计算的流水性，同时RNN网络中权重矩阵参数共享的特点，采用分块设计，进一步提高计算的并行度，灵活度高、可扩展性强、存储资源利用率高，加速比高，大大降低了计算。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.024 seconds)
