DCS系统的信号管理方法、系统、设备及介质

    公开(公告)号:CN114048205A

    公开(公告)日:2022-02-15

    申请号:CN202111261655.0

    申请日:2021-10-28

    Abstract: 本发明公开了一种DCS系统的信号管理方法、系统、设备及介质,其中,DCS系统的信号管理方法包括获取DCS系统的信号数据;生成建表指令并根据建表指令和信号数据自动建立信号数据表单;接收管理指令并根据管理指令自动对信号数据表单进行管理操作;通过获取DCS系统的全部信号数据并建立信号数据表单,以在信号数据表单中查询和管理信号数据,并根据管理指令对其进行管理操作,从原来的人工录入信号数据优化为自动获取数据,合理优化信号数据处理流程,减少了人力劳动提高了管理效率,同时还通过预设信号管理方案进行管理,加快了系统信号数据的处理速度,避免了人为操作所带来的风险,提高了DCS系统的稳定性和可靠性。

    组态软件与FPGA的交互方法及交互系统

    公开(公告)号:CN112363975A

    公开(公告)日:2021-02-12

    申请号:CN202011167626.3

    申请日:2020-10-27

    Abstract: 本发明公开了组态软件与FPGA的交互方法及系统,组态软件包括若干图形化组件,交互方法包括:通过若干图形化组件生成目标组态图;根据目标组态图生成目标数据包;发送目标数据包至FPGA;FPGA接收并解析目标数据包,并根据解析后的目标数据包对工业控制系统的数据进行处理。本发明中,在对FPGA的功能进行设计及修改时,无需花费大量的时间去写代码,即便是无相关背景知识的工程人员,也可以通过图形化组件来对FPGA的功能进行设计及修改,特别使在现场应用FPGA时,可以对FPGA的功能进行快速修改,节省了大量的时间成本,此外,通过图形化组件修改FPGA的功能也可以大量减少修改过程中认为因素引起的错误,进一步增加了对FPGA的功能实现的智能性。

    基于FPGA的数据处理系统
    23.
    发明公开

    公开(公告)号:CN110941585A

    公开(公告)日:2020-03-31

    申请号:CN201911175098.3

    申请日:2019-11-26

    Abstract: 本发明公开了一种基于FPGA的数据处理系统,所述数据处理系统包括数据处理模块;数据处理模块包括数据收发单元和数据处理单元;数据收发单元包括第一FPGA芯片;数据处理单元包括第一FPGA芯片组;第一FPGA芯片组包括第二FPGA芯片和第三FPGA芯片;第一FPGA芯片用于获取初始数据;第二FPGA芯片用于将初始数据发送至第三FPGA芯片;第三FPGA芯片用于获取目标数据。本发明中对各个功能单元进行模块化设计,各自独立且相互协作,存在体积小、研发成本及制造成本低等优点;提高了数据处理速度,提升了数据处理效率,减少了系统资源的占用率,提高了系统的整体性能,提高了用户需求实现的精准性。

    FPGA组件
    24.
    发明公开

    公开(公告)号:CN110502199A

    公开(公告)日:2019-11-26

    申请号:CN201811146238.X

    申请日:2018-09-29

    Abstract: 本发明公开了一种FPGA组件,所述FPGA组件包括:固态硬盘、DDR和控制单元;所述固态硬盘用于存储界面数据包;所述控制单元用于从所述固态硬盘读取所述界面数据包并写入所述DDR;所述控制单元还用于从所述DDR读取所述界面数据包并组成所述人机界面的显示帧。本发明的FPGA组件可用于实现界面显示,无需任何CPU、操作系统和软件支持,避免了黑客和病毒的入侵,安全性大大提高,且还具有电路简洁、无闲置电路、功耗低等优点。

    FPGA信号时序的获取方法及系统

    公开(公告)号:CN110502067A

    公开(公告)日:2019-11-26

    申请号:CN201811367050.8

    申请日:2018-11-16

    Abstract: 本发明公开了一种FPGA信号时序的获取方法及系统。所述获取方法包括:获取信号请求;所述信号请求包括目标信号;根据所述目标信号确定所述RTL文件描述的硬件电路的目标信号点;根据所述目标信号点在所述RTL文件中添加约束语句;执行所述RTL文件,获取所述目标信号点的直接捕获信号;根据所述硬件电路和所述直接捕获信号计算间接捕获信号;所述目标信号包括所述直接捕获信号和所述间接捕获信号。本发明实现了用最少的FPGA资源获取用户所需的任意信号。

    组态软件与FPGA的交互方法及交互系统

    公开(公告)号:CN112363975B

    公开(公告)日:2024-02-06

    申请号:CN202011167626.3

    申请日:2020-10-27

    Abstract: 本发明公开了组态软件与FPGA的交互方法及系统,组态软件包括若干图形化组件,交互方法包括:通过若干图形化组件生成目标组态图;根据目标组态图生成目标数据包;发送目标数据包至FPGA;FPGA接收并解析目标数据包,并根据解析后的目标数据包对工业控制系统的数据进行处理。本发明中,在对FPGA的功能进行设计及修改时,无需花费大量的时间去写代码,即便是无相关背景知识的工程人员,也可以通过图形化组件来对FPGA的功能进行设计及修改,特别使在现场应用FPGA时,可以对FPGA的功能进行快速修改,节省了大量的时间成本,此外,通过图形化组件修改FPGA的功能也可以大量减少修改过程中认为因素引起的错误,进一步增加了对FPGA的功能实现的智能性。

    基于FPGA的界面显示系统
    27.
    发明授权

    公开(公告)号:CN110502198B

    公开(公告)日:2023-06-16

    申请号:CN201811146232.2

    申请日:2018-09-29

    Abstract: 本发明公开了一种基于FPGA的界面显示系统。所述界面显示系统包括:数据包生成模块、FPGA组件和显示模块;所述数据包生成模块用于生成至少一界面数据包,并将所述至少一界面数据包发送至所述FPGA组件;所述FPGA组件用于根据所述界面数据包生成人机界面;所述显示模块用于显示所述人机界面。本发明基于FPGA通过各种硬件电路联合运行实现界面显示,无需任何CPU、操作系统和软件支持,避免了黑客和病毒的入侵,安全性大大提高。

    核电站安全级仪控系统
    29.
    发明公开

    公开(公告)号:CN114049978A

    公开(公告)日:2022-02-15

    申请号:CN202111264567.6

    申请日:2021-10-28

    Abstract: 本发明公开了一种核电站安全级仪控系统包括机箱,机箱包括第一板卡,第一板卡包括ASPLD芯片,ASPLD芯片中的背板通信控制模块用于对输入数据进行拆包并存储至ASPLD芯片的缓存中,再按照背板通信数据格式进行打包,逐帧发送至核电站安全级仪控系统外部;比较模块用于将拆包后的输入数据与配置参数进行比较得到比较结果;计算模块用于调用运算接口对比较结果进行运算并输出运算结果。本发明通过ASPLD芯片中的背板通信控制模块对接收到的输入数据进行拆包存储或打包发送处理,并将多个运算接口集成在计算模块上,通过调用计算模块上的运算接口对比较结果进行运算并输出运算结果,提高了处理能效,节省了资源占用空间。

    数字化仪控系统专用集成电路及控制芯片

    公开(公告)号:CN114035463A

    公开(公告)日:2022-02-11

    申请号:CN202111264574.6

    申请日:2021-10-28

    Abstract: 本发明公开了一种数字化仪控系统专用集成电路及控制芯片,所述专用集成电路包括时钟接口和多个功能模块,所述时钟接口用于将外部时钟信号接收至所述专用集成电路并传输至所述多个功能模块,所述多个功能模块用于在所述外部时钟信号的统一驱动下并行工作。本发明不执行任何软件代码,解决系统稳定性问题;数字化仪控系统专用集成电路数据并行处理机制提高数字化仪控系统整体处理速度;用户使用时只需通过设置相应参数就可以使用数字化仪控系统专用集成电路的各基础功能,降低了数字化仪控系统的技术开发门槛和开发成本,缩短了数字化仪控系统开发周期;专用集成电路在批量生产时具有体积小、功耗低、可靠性高、保密性强、成本低的优点。

Patent Agency Ranking