公开(公告)号：CN110502067A

公开(公告)日：2019-11-26

申请号：CN201811367050.8

申请日：2018-11-16

Applicant: 国核自仪系统工程有限公司

Inventor： 朱怀宇 ,  郭春 ,  姜群兴 ,  司胜剑 ,  史腾 ,  吴艺璇 ,  高斌华 ,  吕鑫 ,  古天悦

IPC: G06F1/14

Abstract: 本发明公开了一种FPGA信号时序的获取方法及系统。所述获取方法包括：获取信号请求；所述信号请求包括目标信号；根据所述目标信号确定所述RTL文件描述的硬件电路的目标信号点；根据所述目标信号点在所述RTL文件中添加约束语句；执行所述RTL文件，获取所述目标信号点的直接捕获信号；根据所述硬件电路和所述直接捕获信号计算间接捕获信号；所述目标信号包括所述直接捕获信号和所述间接捕获信号。本发明实现了用最少的FPGA资源获取用户所需的任意信号。

公开(公告)号：CN110502067B

公开(公告)日：2022-09-27

申请号：CN201811367050.8

申请日：2018-11-16

Applicant: 国核自仪系统工程有限公司

Inventor： 朱怀宇 ,  郭春 ,  姜群兴 ,  司胜剑 ,  史腾 ,  吴艺璇 ,  高斌华 ,  吕鑫 ,  古天悦

IPC: G06F1/14

Abstract: 本发明公开了一种FPGA信号时序的获取方法及系统。所述获取方法包括：获取信号请求；所述信号请求包括目标信号；根据所述目标信号确定所述RTL文件描述的硬件电路的目标信号点；根据所述目标信号点在所述RTL文件中添加约束语句；执行所述RTL文件，获取所述目标信号点的直接捕获信号；根据所述硬件电路和所述直接捕获信号计算间接捕获信号；所述目标信号包括所述直接捕获信号和所述间接捕获信号。本发明实现了用最少的FPGA资源获取用户所需的任意信号。