-
公开(公告)号:CN1236384C
公开(公告)日:2006-01-11
申请号:CN03154909.8
申请日:2003-08-25
Applicant: 松下电器产业株式会社
CPC classification number: G06F13/28
Abstract: 一种半导体集成电路,包括后备存储器(14)、DMA控制部(21)及WDT(监控定时器)(22)。DMA控制部21在CPU(11)处于正常动作WDT(22)接收到计数器复位信号(CR)时,将CPU(11)、RAM(12)及周边电路(13)的各种数据保存到后备存储器(14)中,并且当由WDT(22)检测出程序运行失控而输出超时信号(TO)时,将保存在后备存储器(14)中的数据分别恢复到CPU(11)、RAM(12)及周边电路(13)中。从而解决了当发生程序运行失控时对CPU实施复位后会返回初始状态,从初始状态再执行程序会失去中途的数据的问题,实现了即使发生所述程序运行失控时也可以从该程序的中途开始重新正常动作。
-
公开(公告)号:CN1512348A
公开(公告)日:2004-07-14
申请号:CN200310124082.2
申请日:2003-11-05
Applicant: 松下电器产业株式会社
IPC: G06F12/02
CPC classification number: G06F12/1027 , G06F12/0238 , G06F12/0802 , G06F12/0804
Abstract: 在一种存储器管理设备中提供的TLB为每一逻辑页存储表目,并且每一表目保存被映射到相应逻辑页的物理页的地址,一个表示物理页老化程度的指数,以及一个表示逻辑页存取频率的指数。所述存储器管理设备根据TLB中存储的数据存取被映射到所要求的逻辑页的物理页,周期性地在被映射到具有最大存取频率指数的特定逻辑页的第一物理页和具有最小老化指数的第二物理页之间交换内容,然后将所述特定逻辑页映射到所述第二物理页。经由所述物理页交换和相应映射处理,分配了对每一物理页的存取,从而基本上均衡了存储功能方面的老化。
-
公开(公告)号:CN1096045C
公开(公告)日:2002-12-11
申请号:CN94103979.X
申请日:1994-04-11
Applicant: 松下电器产业株式会社
CPC classification number: H04N9/642 , H04N5/46 , H04N5/907 , H04N7/0152
Abstract: 在具有中央运算处理装置、指令高速缓冲存储器、数据存储器、总线控制器、中断控制器和DMA控制器的处理器中装有进行积和运算的子处理器。子处理器具有并行积和运算器、比较器、输入输出寄存器和积和系数寄存器。输入端帧存储器中存储着各像素已数字化的MUSE信号或NTSC信号。DMA控制器控制输入端帧存储器与数据存储器间及该数据存储器与输出端帧存储器间的数据传送。通过转换积和系数,可对像素数据进行与广播方式对应的处理。
-
-