非易失性触发电路及其驱动方法

    公开(公告)号:CN1816968A

    公开(公告)日:2006-08-09

    申请号:CN200480019014.2

    申请日:2004-11-30

    CPC classification number: H03K3/356008 G11C11/22

    Abstract: 本发明提供非易失性触发电路的驱动方法,该非易失性触发电路具备:第一时钟反相器(604)、第二时钟反相器(603)及第三开关元件(602)处于开的状态,并且,第一开关元件(605)、第二开关元件(607)及第三时钟反相器(608)处于关的状态,通过输入数据信号(D),利用铁电体栅极晶体管(601)具有的铁电体的极化,保持输入的数据信号(D)的数据保持步骤;第一时钟反相器(604)、第二时钟反相器(603)及第三开关元件(602)处于关的状态,并且,通过使第一开关元件(605)、第二开关元件(607)及第三时钟反相器(608)处于开的状态地切换,切断数据信号(D)的输入的同时维持铁电体栅极晶体管(601)具有的铁电体的极化状态,输出基于保持的数据信号(D)的输出信号Q(-Q)的数据输出步骤。

    非易失性存储器单元及其控制方法

    公开(公告)号:CN1717746A

    公开(公告)日:2006-01-04

    申请号:CN200380104126.3

    申请日:2003-11-19

    CPC classification number: G11C14/00 G11C11/22

    Abstract: 本发明提供一种非易失性存储器单元,包括:具有第一节点(6)和第二节点(7),锁存设定在第一节点(6)和第二节点(7)上的互补数据的锁存电路(1);第一开关元件(4),连接所述第一节点(6)和第一数据输入输出线(2);第二开关元件(5),连接所述第二节点(7)和第二数据输入输出线(3);第一强电介质电容器(8a),连接所述第二数据输入输出线(3)和所述第一节点(6);和第二强电介质电容器(8b),连接所述第一数据输入输出线(2)和所述第二节点(7)。

    非易失性存储器单元及其控制方法

    公开(公告)号:CN100449641C

    公开(公告)日:2009-01-07

    申请号:CN200380104126.3

    申请日:2003-11-19

    CPC classification number: G11C14/00 G11C11/22

    Abstract: 本发明提供一种非易失性存储器单元,包括:具有第一节点(6)和第二节点(7),锁存设定在第一节点(6)和第二节点(7)上的互补数据的锁存电路(1);第一开关元件(4),连接所述第一节点(6)和第一数据输入输出线(2);第二开关元件(5),连接所述第二节点(7)和第二数据输入输出线(3);第一强电介质电容器(8a),连接所述第二数据输入输出线(3)和所述第一节点(6);和第二强电介质电容器(8b),连接所述第一数据输入输出线(2)和所述第二节点(7)。

    半导体装置及其制造方法
    28.
    发明授权

    公开(公告)号:CN1306599C

    公开(公告)日:2007-03-21

    申请号:CN03807123.1

    申请日:2003-03-24

    CPC classification number: H01L21/28291 H01L21/28273 H01L29/78391

    Abstract: 本发明涉及一种半导体装置,其特征在于:具有半导体基板(11)、在该半导体基板(11)上通过夹持沟道区域(14)而形成的源极区域(12)和漏极区域(13)、在所述沟道区域(14)中通过门绝缘膜(151)而形成的浮栅电极(152)、在浮栅电极(152)上形成的铁电体膜(154)、及在铁电体膜(154)上形成的控制门电极(156)。在浮栅电极(152)和铁电体膜(154)之间、及铁电体膜(154)与控制门电极(156)之间的至少一方形成有中间绝缘膜(153、155),各中间绝缘膜(153、155)是由含有氮原子的铪氧化物所形成。

    半导体器件及其驱动方法
    29.
    发明授权

    公开(公告)号:CN1257555C

    公开(公告)日:2006-05-24

    申请号:CN02805017.7

    申请日:2002-06-21

    Abstract: 本发明的半导体器件及其驱动方法,是提供一种多值存储器或类神经电脑的类神经元件所能使用的能够保持多值信息的半导体器件及其驱动方法。此半导体器件具有:控制电压供应部分(110);及MOS晶体管,其具有栅极电极(109)、漏极区域(103a)和源极区域(103b);及电介质电容器(104)和电阻元件(106),它们是设置于栅极电极(109)和控制电压供应部分(110)之间,且相互并联。根据此构成,当施加电压并储存电荷于电介质电容器(104)的中间电极和栅极电极(109),即能改变MOS晶体管的阈值。所以,就能将输入信号的经历予以存储而作成MOS晶体管的漏极电流的变化状态,并能保持多值信息。

    非易失性存储器及其制造方法

    公开(公告)号:CN1698204A

    公开(公告)日:2005-11-16

    申请号:CN200480000648.3

    申请日:2004-05-07

    Abstract: 一种非易失性存储器,包括:第一基板(100)和第二基板(110),所述第一基板(100)具有多个排列成矩阵的开关元件(4)和多个连接在所述开关元件(4)的第一电极(18),所述第二基板(110)具有导电膜(32),和通过提供电脉冲改变阻值的记录层(34),其中,所述多个第一电极(18)被所述记录层(34)完整地覆盖,该记录层(34)由此位于所述多个第一电极(18)和所述导电膜(32)之间;所述第一基板(100)还包括第二电极(22),和所述第二电极(22)与所述导电膜(32)电联接,当给所述记录层(34)施加电流时,所述第二电极(22)的电压保持在一定的水平上。该非易失性存储器以低成本获得高集成度。

Patent Agency Ranking