公开(公告)号：CN1574081A

公开(公告)日：2005-02-02

申请号：CN200410047616.0

申请日：2004-05-27

Applicant: 松下电器产业株式会社

Inventor： 藤本知则 ,  大田清人 ,  菊川博仁

IPC: G11C11/402

CPC classification number: G11C11/40615 ,  G11C11/406 ,  G11C2211/4061

Abstract: 本发明提供一种半导体存储装置和半导体集成电路装置，半导体存储装置的行控制电路(100)包含：振荡器(110)，其作为时钟振荡器产生内部时钟；D触发器(181)，其作为刷新请求信号生成电路，与内部时钟同步产生刷新请求信号(RFRQ)。作为刷新控制电路，包括：延迟电路(182)、与非门(184)、与门(182)、D触发器(185)、延迟电路(188)、与门(189)以及或门(190)。通过利用刷新请求信号(RFRQ)以及有效信号(ACT)，与外部刷新指令切离，在DRAM内部进行内部刷新。这样，可以充分确保刷新功能，同时可以实现简化存储器控制的目的。

公开(公告)号：CN1423335A

公开(公告)日：2003-06-11

申请号：CN02152706.7

申请日：2002-11-20

Applicant: 松下电器产业株式会社

Inventor： 广濑雅庸 ,  饭田真久 ,  大田清人

IPC: H01L27/108 ,  G11C11/34

CPC classification number: H01L27/10882 ,  G11C7/02 ,  G11C7/18 ,  H01L23/5225 ,  H01L27/10885 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 单节点方式(开敞位线型)的动态型RAM中,以读出放大为中心左右配置了子阵。这个子阵拥有多数动态型储存元件。在位于读出放大列的左侧或右侧的子阵中,由同一行位线构成互补位线对。各个子阵中的各个位线之间的每一个间隔,配置着与这些位线平行且制成在同一配线层的屏蔽用的配线形式。这些配线形式设定了全电源电位等的固定电位。因此,有效地减少了相邻位线之间的生成干涉杂音。