-
公开(公告)号：CN101739584A
公开(公告)日：2010-06-16
申请号：CN200910175791.0
申请日：2004-12-20
Applicant: 株式会社半导体能源研究所
CPC classification number: G06K19/0713 , G06K19/0723 , Y10T307/492
Abstract: 本发明涉及半导体器件。本发明提供了一种电路，该电路可以在具有非接触ID芯片的半导体器件包括需要比逻辑电路所需的电压更高电压的电路情况下实现稳定升压。通过将从天线输入的交流信号直接输入或通过逻辑电路输入到电荷泵，该电荷泵可以以稳定频率工作，该频率不会受到元件变化和环境温度的影响，从而实现稳定升压。？
-
公开(公告)号：CN101523419A
公开(公告)日：2009-09-02
申请号：CN200780036911.8
申请日：2007-09-26
Applicant: 株式会社半导体能源研究所
IPC: G06K19/07 , G06K17/00 , H01L21/822 , H01L27/04
CPC classification number: H01L27/12 , G06K19/0701 , G06K19/0715 , G06K19/0723 , H01L21/84
Abstract: 本发明的目的是提供一种能够使用小的电路面积获得写入数据到存储器所需的高电位的半导体器件。在本发明中，通过不使用通常使用的调整电路104的输出VDD，而是使用电位比VDD高的整流电路部分103的输出VDD0作为升压电路的输入电压，能够以小的电路面积获得写入数据到存储器所需的高电位。
-
公开(公告)号：CN1992369A
公开(公告)日：2007-07-04
申请号：CN200610156237.4
申请日：2006-12-27
Applicant: 株式会社半导体能源研究所
CPC classification number: G11C8/08 , B82Y10/00 , G11C8/10 , G11C13/0014 , G11C13/0028 , G11C2213/80 , H01L27/285 , H01L51/0035 , H01L51/0036 , H01L51/0038 , H01L51/0039 , H01L51/0052 , H01L51/0054 , H01L51/0059 , H01L51/007 , H01L51/0078 , H01L51/0081
Abstract: 本发明的目的在于提供一种具有更高功能和可靠性的存储元件的半导体器件、以及一种技术即以低成本及高成品率制造所述半导体器件而不会使工艺和器件复杂化。作为存储元件的形状，使用如下形状：其周边具有凹凸部的矩形；具有一个或多个弯曲部分的“之”字形形状；梳齿形；以及其内部具有开口(空间)的环形等。此外，还可以使用长边和短边的比率大的长方形、长径和短径的比率大的椭圆形等。
-
公开(公告)号：CN1971913A
公开(公告)日：2007-05-30
申请号：CN200610163750.6
申请日：2006-11-24
Applicant: 株式会社半导体能源研究所
IPC: H01L27/02 , H01L23/485 , H01L23/522 , G06K19/077
CPC classification number: H01Q1/38 , H01L2924/0002 , H01Q1/2283 , H01Q23/00 , H01L2924/00
Abstract: 本发明的目的是在具有薄膜的无线芯片中，解决当加压接合天线时的问题。本发明的技术要点如下：形成由薄膜构成的无线芯片，特别是，在无线芯片内包括具有有机化合物层的存储区域，并将在存储区域和焊盘之间的距离设定为预定值或更大。结果，可以进行数据写入，而不受到当加压接合天线时的应力或热的影响。可以将玻璃衬底或硅片用于设置有无线芯片的衬底。
-
公开(公告)号：CN102742001B
公开(公告)日：2017-03-22
申请号：CN201180008206.3
申请日：2011-01-07
Applicant: 株式会社半导体能源研究所
Inventor： 斋藤利彦
IPC: H01L21/8242 , G11C11/405 , G11C11/407 , H01L21/8247 , H01L27/10 , H01L27/108 , H01L27/115 , H01L29/786 , H01L29/788 , H01L29/792
CPC classification number: G11C16/02 , G11C11/404 , H01L29/94
Abstract: 目的是即便针对包括耗尽模式晶体管的存储器元件也仍然提供能够精确地保持数据的半导体装置。预先对用于控制信号到信号保持部分的输入的晶体管的栅极端子带负电。物理上断开到电源的连接，从而在栅极端子处保持负电荷。此外，提供具有端子的电容器，端子中的一个与晶体管的栅极端子电连接，从而通过电容器控制晶体管的开关操作。
-
Patent Agency Ranking
公开(公告)号：CN104617105A
公开(公告)日：2015-05-13
申请号：CN201510010334.1
申请日：2011-01-24
Applicant: 株式会社半导体能源研究所
Inventor： 斋藤利彦
IPC: H01L27/12
CPC classification number: H01L27/1052 , H01L27/088 , H01L27/11524 , H01L27/1225 , H01L27/124 , H01L27/1251 , H01L27/1255 , H01L29/0649 , H01L29/247 , H01L29/42328 , H01L29/78648 , H01L29/7869 , H01L29/78696 , H01L29/788
Abstract: 本申请涉及半导体装置。在不增加制造步骤的数量的情况下，高度集成在一元件中的多个晶体管中的至少一个设置有背栅。在包括纵向层叠的多个晶体管的元件中，上部中的至少一个晶体管包括具有半导体特性的金属氧化物，与下部中的晶体管的栅电极相同的层被设置成与上部中的晶体管的沟道形成区重叠，并且与栅电极功能相同的层的部分用作上部中的晶体管的背栅。覆盖有绝缘层的下部中的晶体管进行平面化处理，由此栅电极露出且连接到用作上部中的晶体管的源电极和漏电极的层。
-
公开(公告)号：CN102163546B
公开(公告)日：2014-08-20
申请号：CN201110056961.0
申请日：2006-05-30
Applicant: 株式会社半导体能源研究所
Inventor： 斋藤利彦
IPC: H01L21/02 , G11C5/02 , G11C8/08 , H01L21/8239 , H01L27/105 , H01L27/12
CPC classification number: H01L27/28 , G11C5/025 , G11C8/08 , H01L27/105 , H01L27/1052 , H01L27/12 , H01L27/1214 , H01L27/1255 , H01L28/40
Abstract: 本发明提供了一种半导体器件及其制造方法，其目的在于减小半导体器件中的电路中电容器所占据的面积，并在于使其上安装电容器和有机存储器的半导体器件小型化。使用外围电路中包含的有机存储器和电容器，其中将与用于有机存储器的含有机化合物层相同的材料用作电介质。这里，外围电路指至少具有电容器的电路，诸如谐振电路、电源电路、升压电路、DA转换器或保护电路。此外，其中将半导体用作电介质的电容器以及其中与含有机化合物层相同的材料用作电介质的电容器上可设置于同一基片。在这种情况中，期望其中与含有机化合物层相同的材料用作电介质的电容器和其中半导体用作电介质的电容器相互并联。
-
公开(公告)号：CN101523419B
公开(公告)日：2014-06-04
申请号：CN200780036911.8
申请日：2007-09-26
Applicant: 株式会社半导体能源研究所
IPC: G06K19/07 , G06K17/00 , H01L21/822 , H01L27/04
CPC classification number: H01L27/12 , G06K19/0701 , G06K19/0715 , G06K19/0723 , H01L21/84
Abstract: 本发明的目的是提供一种能够使用小的电路面积获得写入数据到存储器所需的高电位的半导体器件。在本发明中，通过不使用通常使用的调整电路104的输出VDD，而是使用电位比VDD高的整流电路部分103的输出VDD0作为升压电路的输入电压，能够以小的电路面积获得写入数据到存储器所需的高电位。
-
公开(公告)号：CN102150268B
公开(公告)日：2013-07-31
申请号：CN200980135232.5
申请日：2009-09-07
Applicant: 株式会社半导体能源研究所
Inventor： 斋藤利彦
IPC: H01L27/10
CPC classification number: H01L27/112 , H01L23/5252 , H01L27/11206 , H01L28/40 , H01L2924/0002 , H01L2924/00
Abstract: 为了实现不会使存储单元的面积增大地增大存储单元中的单位面积电容值的半导体存储器件，存储单元包括晶体管、存储元件、第一电容器和第二电容器。第一电容器包括晶体管中所包括的半导体膜、栅极绝缘膜和栅电极，并且与晶体管同时形成。第二电容器包括存储元件中所包括的电极和在电极上形成的绝缘膜和电极。并且，第二电容器是在第一电容器上形成的。这样，形成与存储元件并联连接的第一电容器和第二电容器。
-
公开(公告)号：CN102763214A
公开(公告)日：2012-10-31
申请号：CN201180009968.5
申请日：2011-01-24
Applicant: 株式会社半导体能源研究所
Inventor： 斋藤利彦
IPC: H01L21/8242 , G11C16/04 , H01L21/02 , H01L21/28 , H01L21/8247 , H01L27/10 , H01L27/108 , H01L27/115 , H01L29/786 , H01L29/788 , H01L29/792
CPC classification number: H01L27/1052 , H01L27/088 , H01L27/11524 , H01L27/1225 , H01L27/124 , H01L27/1251 , H01L27/1255 , H01L29/0649 , H01L29/247 , H01L29/42328 , H01L29/78648 , H01L29/7869 , H01L29/78696 , H01L29/788
Abstract: 在不增加制造步骤的数量的情况下，高度集成在一元件中的多个晶体管中的至少一个设置有背栅。在包括纵向层叠的多个晶体管的元件中，上部中的至少一个晶体管包括具有半导体特性的金属氧化物，与下部中的晶体管的栅电极相同的层被设置成与上部中的晶体管的沟道形成区重叠，并且与栅电极功能相同的层的部分用作上部中的晶体管的背栅。覆盖有绝缘层的下部中的晶体管进行平面化处理，由此栅电极露出且连接到用作上部中的晶体管的源电极和漏电极的层。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.039 seconds)
