公开(公告)号：CN117896981A

公开(公告)日：2024-04-16

申请号：CN202311323240.0

申请日：2023-10-13

Applicant: 株式会社半导体能源研究所

Inventor： 松嵜隆徳 ,  斋藤利彦 ,  山崎舜平

IPC: H10B12/00 ,  H10N97/00

Abstract: 提供一种能够微型化或高集成化的半导体装置。半导体装置包括晶体管、电容元件及第一绝缘层。第一绝缘层设置于第一导电层及第二导电层上并包括到达第一导电层的第一开口及到达第二导电层的第二开口。晶体管为沿着第一开口的侧壁设置沟道形成区域的垂直晶体管。电容元件为沿着第二开口的侧面设置一对电极及介电质的垂直电容器。

公开(公告)号：CN104617105B

公开(公告)日：2018-01-26

申请号：CN201510010334.1

申请日：2011-01-24

Applicant: 株式会社半导体能源研究所

Inventor： 斋藤利彦

IPC: H01L27/12

CPC classification number: H01L27/1052 ,  H01L27/088 ,  H01L27/11524 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1251 ,  H01L27/1255 ,  H01L29/0649 ,  H01L29/247 ,  H01L29/42328 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696 ,  H01L29/788

Abstract: 本申请涉及半导体装置。在不增加制造步骤的数量的情况下，高度集成在一元件中的多个晶体管中的至少一个设置有背栅。在包括纵向层叠的多个晶体管的元件中，上部中的至少一个晶体管包括具有半导体特性的金属氧化物，与下部中的晶体管的栅电极相同的层被设置成与上部中的晶体管的沟道形成区重叠，并且与栅电极功能相同的层的部分用作上部中的晶体管的背栅。覆盖有绝缘层的下部中的晶体管进行平面化处理，由此栅电极露出且连接到用作上部中的晶体管的源电极和漏电极的层。

公开(公告)号：CN102270317B

公开(公告)日：2015-08-05

申请号：CN201110200853.6

申请日：2006-11-24

Applicant: 株式会社半导体能源研究所

Inventor： 斋藤利彦 ,  加藤清

IPC: G06K19/077 ,  B82Y10/00 ,  G11C13/00 ,  G11C13/02 ,  H01L27/12 ,  H01L51/05 ,  H01L21/77

CPC classification number: H01L27/1266 ,  B82Y10/00 ,  G06K19/07749 ,  G11C13/0014 ,  G11C13/004 ,  G11C13/0069 ,  G11C2213/79 ,  H01L27/12 ,  H01L27/1214 ,  H01L51/0591

Abstract: 本发明提供一种半导体器件及其工作方法，其目的在于谋求在芯片中占有很大的面积的存储区域的成本降低，以抑制整个芯片的制造成本。该半导体器件包括：包括电源电位输出端的无线信号输入部；包括写入信号输入端和与上述电源电位输出端电连接的电源电位输入端的存储区域；被电连接在上述电源电位输出端和上述电源电位输入端之间的二极管；以及被电连接在上述电源电位输入端和上述存储区域的上述写入信号输入端之间的电阻器。

公开(公告)号：CN102763214B

公开(公告)日：2015-02-18

申请号：CN201180009968.5

申请日：2011-01-24

Applicant: 株式会社半导体能源研究所

Inventor： 斋藤利彦

IPC: H01L21/8242 ,  G11C16/04 ,  H01L21/02 ,  H01L21/28 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/108 ,  H01L27/115 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/1052 ,  H01L27/088 ,  H01L27/11524 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1251 ,  H01L27/1255 ,  H01L29/0649 ,  H01L29/247 ,  H01L29/42328 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696 ,  H01L29/788

Abstract: 在不增加制造步骤的数量的情况下，高度集成在一元件中的多个晶体管中的至少一个设置有背栅。在包括纵向层叠的多个晶体管的元件中，上部中的至少一个晶体管包括具有半导体特性的金属氧化物，与下部中的晶体管的栅电极相同的层被设置成与上部中的晶体管的沟道形成区重叠，并且与栅电极功能相同的层的部分用作上部中的晶体管的背栅。覆盖有绝缘层的下部中的晶体管进行平面化处理，由此栅电极露出且连接到用作上部中的晶体管的源电极和漏电极的层。

公开(公告)号：CN102165533B

公开(公告)日：2015-01-28

申请号：CN200980139398.4

申请日：2009-09-11

Applicant: 株式会社半导体能源研究所

Inventor： 王丸拓郎 ,  热海知昭 ,  斋藤利彦

IPC: G11C29/04

CPC classification number: G11C29/44 ,  G11C16/3459 ,  G11C16/349 ,  G11C29/4401 ,  G11C29/808 ,  G11C2029/0409 ,  G11C2029/0411 ,  G11C2029/4402

Abstract: 实现带缺陷校正的方便和快速的存储器访问。在半导体存储器件的备用存储器中，设置存储校正缺陷次数的冗余存储器单元阵列。当从外部接收信号时，将该信号切换至冗余存储器单元阵列，并判断校正缺陷的数目。然后，基于判断结果，确定继续带缺陷存储单元的判断或结束判断以将数据写至主存储器单元。通过提供存储校正缺陷次数的冗余存储器单元阵列，能以这种方式快速地观察校正缺陷的状态。

公开(公告)号：CN1971913B

公开(公告)日：2012-07-11

申请号：CN200610163750.6

申请日：2006-11-24

Applicant: 株式会社半导体能源研究所

Inventor： 斋藤利彦 ,  加藤清 ,  佐藤岳尚

IPC: H01L27/02 ,  H01L23/485 ,  H01L23/522 ,  G06K19/077

CPC classification number: H01Q1/38 ,  H01L2924/0002 ,  H01Q1/2283 ,  H01Q23/00 ,  H01L2924/00

Abstract: 本发明的目的是在具有薄膜的无线芯片中，解决当加压接合天线时的问题。本发明的技术要点如下：形成由薄膜构成的无线芯片，特别是，在无线芯片内包括具有有机化合物层的存储区域，并将在存储区域和焊盘之间的距离设定为预定值或更大。结果，可以进行数据写入，而不受到当加压接合天线时的应力或热的影响。可以将玻璃衬底或硅片用于设置有无线芯片的衬底。

公开(公告)号：CN1873998B

公开(公告)日：2011-04-27

申请号：CN200610092489.5

申请日：2006-05-30

Applicant: 株式会社半导体能源研究所

Inventor： 斋藤利彦

IPC: H01L27/28 ,  H01L21/84

CPC classification number: H01L27/28 ,  G11C5/025 ,  G11C8/08 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/12 ,  H01L27/1214 ,  H01L27/1255 ,  H01L28/40

Abstract: 本发明的目的在于减小半导体器件中的电路中电容器所占据的面积，并在于使其上安装电容器和有机存储器的半导体器件小型化。使用外围电路中包含的有机存储器和电容器，其中将与用于有机存储器的含有机化合物层相同的材料用作电介质。这里，外围电路指至少具有电容器的电路，诸如谐振电路、电源电路、升压电路、DA转换器或保护电路。此外，其中将半导体用作电介质的电容器以及其中与含有机化合物层相同的材料用作电介质的电容器上可设置于同一基片。在这种情况中，期望其中与含有机化合物层相同的材料用作电介质的电容器和其中半导体用作电介质的电容器相互并联。

公开(公告)号：CN119452415A

公开(公告)日：2025-02-14

申请号：CN202380045719.4

申请日：2023-06-02

Applicant: 株式会社半导体能源研究所

Inventor： 松崎隆德 ,  斋藤利彦 ,  冈本佑树

IPC: G11C5/14 ,  G06F12/00 ,  G11C5/02 ,  G11C5/04 ,  G11C7/04

Abstract: 提供一种具有新颖结构的半导体装置。该半导体装置包括第一元件层以及在各层中设置温度检测电路、电压生成电路及存储单元的多个第二元件层。多个第二元件层层叠设置在第一元件层上。存储单元包括具有沟道形成区域的半导体层包含氧化物半导体的晶体管。晶体管包括背栅极。设置在各层中的电压生成电路具有生成供应给设置在同一层中的存储单元所包括的晶体管的背栅极的背栅极电压的功能。温度检测电路具有根据检测温度控制背栅极电压的功能。在第二元件层中，供应给设置在上层中的第二元件层所包括的晶体管的背栅极电压比供应给设置在下层中的第二元件层所包括的晶体管的背栅极电压大。

公开(公告)号：CN106847816A

公开(公告)日：2017-06-13

申请号：CN201710082286.6

申请日：2011-01-07

Applicant: 株式会社半导体能源研究所

Inventor： 斋藤利彦

IPC: H01L27/108 ,  G11C11/403 ,  G11C11/407 ,  H01L27/10 ,  G06K19/07

Abstract: 本发明涉及半导体装置，目的是即便针对包括耗尽模式晶体管的存储器元件也仍然提供能够精确地保持数据的半导体装置。预先对用于控制信号到信号保持部分的输入的晶体管的栅极端子带负电。物理上断开到电源的连接，从而在栅极端子处保持负电荷。此外，提供具有端子的电容器，端子中的一个与晶体管的栅极端子电连接，从而通过电容器控制晶体管的开关操作。

公开(公告)号：CN101609513B

公开(公告)日：2013-05-01

申请号：CN200910203520.1

申请日：2004-12-17

Applicant: 株式会社半导体能源研究所

Inventor： 小山润 ,  斋藤利彦

IPC: G06K19/07

CPC classification number: G06K19/0701 ,  G06K19/0723

Abstract: 本发明的名称是“半导体器件及其驱动方法”。在无电池RFID芯片中业已存在的问题是，在天线受到强电磁场作用时会产生出高电压AC信号，因此，通过对AC信号整流所得到的DC电压也成为高电压。因此，出现了逻辑电路和时钟发生器电路的发热或元件损坏。本发明采取了如下措施：将通过AC信号整流所产生的DC电压与参考电压在比较电路中进行比较，并在DC电压更高时使开关元件转至ON以便将电容量加到天线电路上。因此，天线谐振点改变，其再衰减天线电路中产生的AC信号，从而抑制DC电压。