-
公开(公告)号：CN113687768A
公开(公告)日：2021-11-23
申请号：CN202110277407.9
申请日：2021-03-15
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 一种包括根据不同字节序格式转换数据的接口电路的存储设备包括：接口电路，所述接口电路根据存储体、处理元件(PE)以及主机设备的字节序格式，利用硬件在位于所述存储设备内部的数据传输路径中执行数据转换。所述接口电路位于(i)存储器物理层接口(PHY)区域与串行器/解串器(SERDES)区域之间；(ii)所述SERDES区域与所述存储体或所述PE之间；(iii)所述SERDES区域与耦接到包括多个存储体的存储体组的存储体组输入/输出线之间；以及(iv)所述PE与耦接到所述存储体的存储体本地输入/输出线之间。
-
公开(公告)号：CN109754828A
公开(公告)日：2019-05-14
申请号：CN201811300941.1
申请日：2018-11-02
Applicant: 三星电子株式会社
CPC classification number: G11C29/42 , G06F11/1064 , G06F11/2215 , G11C29/02
Abstract: 本申请提供了半导体存储器装置及其操作方法、存储器系统。半导体存储器装置包括存储器单元阵列、错误注入寄存器集、数据输入缓冲器、写数据产生器和控制逻辑。错误注入寄存器集基于第一命令存储包括至少一个错误比特的错误比特集。错误比特集与待写入存储器单元阵列中的数据集关联。数据输入缓冲器基于第二命令存储待写入存储器单元阵列中的数据集。写数据产生器基于数据集和错误比特集产生待写入存储器单元阵列中的写数据集。控制逻辑控制错误注入寄存器集和数据输入缓冲器。
-
公开(公告)号：CN109559769A
公开(公告)日：2019-04-02
申请号：CN201810413920.4
申请日：2018-05-03
Applicant: 三星电子株式会社
Inventor： 孙钟弼
IPC: G11C8/10 , G11C11/408
CPC classification number: G11C8/12 , G06F3/065 , G06F3/0659 , G06F3/0683 , G06F13/16 , G11C7/1096 , G11C11/4076 , G11C11/408 , G11C8/10 , G11C11/4087
Abstract: 提供了一种基于多写命令执行数据写操作的存储器装置及其操作方法以及一种存储器控制器的操作方法。包括多个分块的存储器装置的操作方法包括步骤：接收写命令以及对应于该写命令的数据和地址；将该写命令解码；以及响应于指示写命令对应于多写命令的解码结果，利用基于接收到的地址的内部地址产生操作将相同数据一起写入两个或更多个分块中。
-
公开(公告)号：CN108336058A
公开(公告)日：2018-07-27
申请号：CN201711275800.4
申请日：2017-12-06
Applicant: 三星电子株式会社
Inventor： 孙钟弼
IPC: H01L23/525 , H01L27/112 , H01L27/115
CPC classification number: H01L27/11206 , G11C17/16 , H01L23/5252 , H01L27/115
Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：半导体基底，具有由器件隔离层限定的第一导电类型的有源区；第一杂质区，位于有源区中；反熔丝栅电极，位于半导体基底上，并且横跨第一杂质区延伸；反熔丝栅极电介质层，位于反熔丝栅电极与第一杂质区之间；选择栅电极，位于半导体基底上，并且横跨有源区延伸；选择栅极电介质层，位于选择栅电极与有源区之间；以及第二杂质区，位于选择栅电极与反熔丝栅电极之间的有源区中。第一杂质区和第二杂质区具有第二导电类型的杂质。第一杂质区具有小于第二杂质区的杂质浓度的杂质浓度。
-
公开(公告)号：CN108231711A
公开(公告)日：2018-06-29
申请号：CN201711326167.7
申请日：2017-12-13
Applicant: 三星电子株式会社
Inventor： 孙钟弼
IPC: H01L23/367 , H01L25/065
Abstract: 本公开提供了半导体存储器件以及具有其的芯片堆叠封装。一种半导体存储器件包括：集成电路(IC)芯片结构，其中IC芯片结构包括基板、设置在基板中的存储单元以及设置在基板中的局部阱，其中局部阱的导电类型不同于基板的导电类型；布线堆叠结构，设置在IC芯片结构上，其中布线堆叠结构包括通过信号互连器连接到存储单元的信号传送图案以及通过热互连器连接到局部阱的散热图案；以及热传递结构，连接到散热图案用于将热从热源传递到散热图案。
-
Patent Agency Ranking
公开(公告)号：CN103377158B
公开(公告)日：2018-04-20
申请号：CN201310136956.X
申请日：2013-04-19
Applicant: 三星电子株式会社
IPC: G06F13/16
CPC classification number: G11C11/40615 , G11C11/40611 , G11C11/40618 , G11C11/40622 , G11C11/408 , G11C11/4096 , G11C2211/4061
Abstract: 存储装置可以包括：存储单元阵列，其包括多个行的易失性存储单元，所述多个行包括弱单元行和正常单元行；命令解码器，其被配置为从存储装置外部的源接收命令；地址表，其存储用于识别对应的弱单元行的多个弱单元行地址；刷新控制电路，其被配置为控制存储单元阵列的操作，以周期性地刷新易失性存储单元的多个行，其中，所述刷新控制电路被配置为被配置为响应于命令解码器接收用于写入到弱单元行的写入命令而引起弱单元行的刷新操作，其中由在地址表中存储的弱单元行地址识别该弱单元行。
-
公开(公告)号：CN107767900A
公开(公告)日：2018-03-06
申请号：CN201710725863.9
申请日：2017-08-22
Applicant: 三星电子株式会社
Inventor： 孙钟弼
IPC: G11C7/10
CPC classification number: G11C5/04 , G01R31/318513 , G01R31/318555 , G01R31/3187 , G06F12/0207 , G11C7/1006 , G11C7/1012 , G11C7/1051 , G11C7/18 , G11C29/023 , G11C29/1201 , G11C29/4401 , G11C29/702 , G11C2029/4402 , H01L22/22 , H01L25/0657 , H01L2224/16145 , H01L2224/32225 , G11C7/1078
Abstract: 存储器器件包括连接到第一内部数据线的第一存储器单元阵列；连接到第二内部数据线的第二存储器单元阵列；以及线路交换电路，其被配置为基于从外部接收的驱动信号将第一内部数据线和第二内部数据线与第一外部数据线和第二外部数据线相连接，线路交换电路被配置为使得当驱动信号具有第一逻辑电平时，线路交换电路分别将第一内部数据线和第二内部数据线与第一外部数据线和第二外部数据线相连接，并且当驱动信号具有与第一逻辑电平不同的第二逻辑电平时，线路交换电路交换第一外部数据线和第二外部数据线，使得第一内部数据线连接到第二外部数据线，并且第二内部数据线连接到第一外部数据线。
-
公开(公告)号：CN103680594A
公开(公告)日：2014-03-26
申请号：CN201310384656.3
申请日：2013-08-29
Applicant: 三星电子株式会社
IPC: G11C11/406
CPC classification number: G06F3/061 , G06F3/0604 , G06F3/0659 , G06F3/0676 , G06F3/068 , G06F13/1642 , G11C7/00 , G11C7/1048 , G11C11/4076 , Y02D10/14
Abstract: 存储器系统包括存储器件和存储器控制器。存储器件包括多个存储单元。存储器控制器被配置为在激活命令和预充电命令之间在存储器件上连续地执行多个写命令。在存储器系统中，当在执行具有所述多个写命令当中的最后的写命令的第一写操作之后并且然后发出所述预充电命令时，在所述预充电命令之后发出用于第二写操作的所述最后的写命令。第一写操作和第二写操作将相同的数据集写到所述多个存储单元当中具有相同地址的存储单元。
-
公开(公告)号：CN103377158A
公开(公告)日：2013-10-30
申请号：CN201310136956.X
申请日：2013-04-19
Applicant: 三星电子株式会社
IPC: G06F13/16
CPC classification number: G11C11/40615 , G11C11/40611 , G11C11/40618 , G11C11/40622 , G11C11/408 , G11C11/4096 , G11C2211/4061
Abstract: 存储装置可以包括：存储单元阵列，其包括多个行的易失性存储单元，所述多个行包括弱单元行和正常单元行；命令解码器，其被配置为从存储装置外部的源接收命令；地址表，其存储用于识别对应的弱单元行的多个弱单元行地址；刷新控制电路，其被配置为控制存储单元阵列的操作，以周期性地刷新易失性存储单元的多个行，其中，所述刷新控制电路被配置为被配置为响应于命令解码器接收用于写入到弱单元行的写入命令而引起弱单元行的刷新操作，其中由在地址表中存储的弱单元行地址识别该弱单元行。
-
公开(公告)号：CN100587956C
公开(公告)日：2010-02-03
申请号：CN200610005014.8
申请日：2006-01-18
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/108
CPC classification number: H01L27/0207 , H01L27/105 , H01L27/10897 , H01L27/11898
Abstract: 本发明涉及一种半导体存储器件，包括：单元区域，其包括多个单位存储单元；以及外围电路区域，所述外围电路区域包括用于操作所述多个存储单元的多个外围电路器件以及在伪电路图案区域与至少一个外围电路器件相邻地形成的至少一个操作电容器。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.033 seconds)
