-
公开(公告)号:CN103150137A
公开(公告)日:2013-06-12
申请号:CN201310065877.4
申请日:2013-03-01
Applicant: 北京理工大学
IPC: G06F7/544
Abstract: 本发明公开了一种覆盖全圆周角度的单精度浮点三角函数的实现方法,本发明属于数字信号处理领域。包括如下步骤:一、预处理模块CORDIC_PRE接收输入的单精度浮点数据,记录原始数据的象限信息,将单精度浮点数据转换到设定角度范围内,并转换为高精度定点数据,将得到的高精度定点数据输入至迭代运算模块CORDIC_CORE;二、CORDIC_CORE对输入其中的数据采用高精度定点运算完成CORDIC算法迭代运算;将结果输入至后处理模块CORDIC_POST;三、CORDIC_POST针对对输入其中的数据,依据CORDIC_PRE中记录的象限信息,对所要求计算的正余弦函数值或者角度值进行象限恢复;将恢复后的数据转换成精度浮点数据并输出。本发明适用于CORDIC算法的实际运算。
-
公开(公告)号:CN103135096A
公开(公告)日:2013-06-05
申请号:CN201310011564.0
申请日:2013-01-11
Applicant: 北京理工大学
IPC: G01S7/02
Abstract: 本发明公开了一种合成孔径雷达成像处理过程中的高效转置存储方法,将合成孔径雷达二维数据矩阵划分成多个大小相等的子矩阵块,每个子矩阵块中的数据点数正好与DDR3 SDRAM一行所能存放的数据点数相等;对子矩阵块进行逐行编号,将第一个子矩阵块的数据逐行地映射至DDR3 SDRAM的Bank 0的第1行里面;将第两个子矩阵块的数据按照相同方法逐行地映射至DDR3 SDRAM的Bank 1的第1行,以此类推,映射完最后一个Bank第1行,再转向Bank 0的第2行,直至所有子矩阵块的数据映射完毕;使用本发明能够解决合成孔径雷达成像处理中转置存储效率过低的问题。
-
公开(公告)号:CN115390071B
公开(公告)日:2025-05-06
申请号:CN202210974798.4
申请日:2022-08-15
Applicant: 北京理工大学
Abstract: 一种二维I nSAR图像的FPGA配准方法及配准结构。在实施例中包括:首先FPGA利用最大相关函数法的粗配准算法得到I nSAR主、辅图像距离向、方位向偏移量,根据方位向偏移量获得主、辅图像在DDR中的地址并筛选方位向数据;然后借助AXI I nterconnect将筛选后的主、辅图像数据由AX I‑Master转换为AX I‑Stream数据流并行送入RAM;最后在RAM中根据距离向偏移量筛选出主、辅图像的距离向数据,并根据筛选后的方位向、距离向数据计算干涉相位与相干系数。本发明采用的二维I nSAR图像的FPGA配准方法简化了方位向距离向一起选择数据带来的复杂地址映射公式,从实时性、简洁性、升级性与可维护性来说都有优势,保证了I nSAR数据处理的高速高效。
-
公开(公告)号:CN116804754A
公开(公告)日:2023-09-26
申请号:CN202211594414.2
申请日:2022-12-13
Applicant: 北京理工大学
Abstract: 本发明实施例公开了一种基于AXI协议的FPGA矩阵转置方法与装置。在用于星上SAR成像处理的数据转置领域中利用AXI协议,提出了一种结合了松耦合与紧耦合方案的混合耦合的方案,以减少矩阵转置过程中的资源使用量。混合耦合方案结合了紧耦合的外部缓存与松耦合的内部转置,相比紧耦合多使用了一片存储空间,但是与松耦合方案一样适用较大的图像规模。相比松耦合方案,减小了缓存资源,使得有限的缓存资源提升更多的效率。在实际应用过程中,具有一定的适应性。
-
公开(公告)号:CN112100568B
公开(公告)日:2022-11-25
申请号:CN202010605839.3
申请日:2020-06-29
Applicant: 北京理工大学
Abstract: 本发明公开了定点傅里叶变换FFT处理器及处理方法,涉及数字信号处理技术领域,能够达到FFT运算长度、定点处理精度可变的目的。本发明用于对采集自通信系统、雷达系统或者数字广播系统的数字信号进行FFT运算转换为频域信号,以获取数字信号的频域信息。采用基‑27算法实现FFT运算,对FFT运算中使用的旋转因子进行分解,分解得到7级运算组和一级旋转因子乘法运算。处理器包括级联的七个运算模块和一级旋转因子乘法模块,七个运算模块分别为Stage1~Stage7,分别用于执行分解得到的7级运算组。Stagei中包含蝶形运算单元BF以及反馈存储RAM,BF用于执行当前运算组内的加减法运算。Stage2~Stage6中还包含级联的常数因子乘法器,用于实现当前运算组中的常数因子乘法运算。
-
公开(公告)号:CN115329701A
公开(公告)日:2022-11-11
申请号:CN202211024694.3
申请日:2022-08-25
Applicant: 北京理工大学
IPC: G06F30/343 , G06F111/04
Abstract: 本发明实施例公开了一种基于最速下降法的FPGA设计方法,包括:在双约束条件下确定FPGA设计可行域;在可行域中利用最速下降法计算可行解;由可行解确定可行域中的最优解;选择经验阈值与最优解比较判断是否有平衡设计方案;若存在平衡设计,舍弃之前可行域,确定一个新的可行域,在新的可行域中重复之前的步骤,直至没有平衡替代方案。本发明提供的FPGA设计方法本是一种平衡资源与实时性二者矛盾设计方法,可广泛应用于存在资源与实时性矛盾的各个领域当中。本发明具备工程指导意义,能够指导FPGA设计人员开展系统级优化设计。
-
公开(公告)号:CN113094328B
公开(公告)日:2022-11-08
申请号:CN202110396890.2
申请日:2021-04-13
Applicant: 北京理工大学
Abstract: 本申请涉及雷达实时成像处理技术领域,提供了一种用于合成孔径雷达实时成像的多通道并行计算系统,该系统包括:DDR,用于存储合成孔径雷达采集的回波数据;控制器,包括至少两组FIFO,用于通过至少两组FIFO轮换访问DDR,并通过至少两组FIFO缓存访问DDR得到的回波数据;计算模块,用于基于计算任务,对访问至少两组FIFO得到的回波数据进行处理;其中,DDR的工作时钟大于FIFO的工作时钟,DDR的数据访问宽带和至少两组FIFO的缓存数据宽带匹配,控制器和计算模块由FPGA实现。本申请实施例的技术方案通过至少两组FIFO的缓存数据宽带和DDR的数据访问宽带的匹配,同时,通过至少两组FIFO轮换访问DDR,基于FPGA对至少两个FIFO的并行处理,提高了系统的实时处理性能。
-
公开(公告)号:CN113094328A
公开(公告)日:2021-07-09
申请号:CN202110396890.2
申请日:2021-04-13
Applicant: 北京理工大学
Abstract: 本申请涉及雷达实时成像处理技术领域,提供了一种用于合成孔径雷达实时成像的多通道并行计算系统,该系统包括:DDR,用于存储合成孔径雷达采集的回波数据;控制器,包括至少两组FIFO,用于通过至少两组FIFO轮换访问DDR,并通过至少两组FIFO缓存访问DDR得到的回波数据;计算模块,用于基于计算任务,对访问至少两组FIFO得到的回波数据进行处理;其中,DDR的工作时钟大于FIFO的工作时钟,DDR的数据访问宽带和至少两组FIFO的缓存数据宽带匹配,控制器和计算模块由FPGA实现。本申请实施例的技术方案通过至少两组FIFO的缓存数据宽带和DDR的数据访问宽带的匹配,同时,通过至少两组FIFO轮换访问DDR,基于FPGA对至少两个FIFO的并行处理,提高了系统的实时处理性能。
-
公开(公告)号:CN105069780B
公开(公告)日:2017-12-08
申请号:CN201510423012.X
申请日:2015-07-17
Applicant: 北京理工大学
IPC: G06T7/13
Abstract: 本发明提供一种基于SoPC的SAR图像水域检测实现方法,该方法步骤如下:步骤一、原始数据接收与缓存:将原始SAR灰度图像数据抽取后,通过FMC接插件传输给基于FPGA的逻辑处理部分乒乓RAM缓存;数据经过RAM缓存后,传输给基于双核ARM的软件处理部分中DDR3中;步骤二、均值滤波:利用双核ARM分别对DDR3中存储图像数据的上、下部分进行均值滤波处理;均值滤波采用并行处理流程;步骤三、双核ARM实现粗目标提取;步骤四、双核ARM实现虚景剔除:步骤五、双核ARM实现标记目标区域的边缘。本发明采用软硬件协同处理的方式,充分发挥硬件层在基础逻辑,软件层在复杂算法处理上的优势。
-
公开(公告)号:CN103365826B
公开(公告)日:2016-05-25
申请号:CN201310309386.X
申请日:2013-07-22
Applicant: 北京理工大学
IPC: G06F17/14
Abstract: 一种小面积的基-3FFT蝶形单元,不使用乘法器而是使用有限个定点加法器进行替代,以降低资源消耗。一种小面积的基-3蝶形单元,包括相乘模块,该模块用于实现与相乘的操作,其包括3个寄存器、1个小数点控制单元、6个定点加法器和7个移位器即可实现。一种小面积的基-3FFT蝶形单元,对比已有技术,能够在保持单精度浮点的精度下,在实现中降低资源消耗,缩小成本,并且具有较小面积的效果。
-
-
-
-
-
-
-
-
-