-
公开(公告)号：CN102156626B
公开(公告)日：2012-10-10
申请号：CN201110107337.9
申请日：2011-04-27
Applicant: 哈尔滨工业大学
IPC: G06F7/548
Abstract: 可重构星载计算机的正余弦函数IP核及其控制方法。它涉及航天航空的电子技术领域。它解决了初始赋值存在舍入误差对结果影响很大问题；角度越大需要迭代次数越多的缺陷。初始化模块连右移N位模块和1模块，1模块连余弦值存储器，右移N位模块连正弦值存储器，余正弦值存储器连减加法器和第一乘法器，减加法器连第二乘法器再连余弦值存储器，第一乘法器连左移1位模块再连正弦值存储器，控制器连正余弦值存储器。将η映射到[0，π/2]内成为θ；判断θ≤β，是直接赋值到最后一步，否迭代运算，近似准则得到初始赋值，利用二倍角公式计算，判断n＜N，是再次计算，否完成运算；最终根据符号位判断所得到的结果的正负，赋予正余弦函数值。本发明应用于进行姿态控制。
-
公开(公告)号：CN102591209A
公开(公告)日：2012-07-18
申请号：CN201210025122.7
申请日：2012-02-06
Applicant: 哈尔滨工业大学
IPC: G05B17/02
Abstract: 本发明提供了一种卫星闭环测试喷气推力控制的计算方法，包括以下步骤：步骤S1：建立喷气推力密度分布函数，通过分段线性化描述；步骤S2：通过喷气推力密度分布函数，将喷气指令打开、关闭时刻转换为喷气阀门打开、关闭时刻；步骤S3：确定喷气推力指令打开、关闭时刻在多个动力学计算周期内的分布；步骤S4：建立喷气阀门打开、关闭时刻与动力学计算时刻的关系；步骤S5：计算在一次姿态与轨道控制周期内、各动力学计算周期的发动机推力。本发明解决了在一次姿态与轨道控制周期内、各动力学计算周期的喷气推力的计算问题，并解决了将喷气推力的阀门开关非线性建模，及将其非线性描述引入到闭环测试系统中，以使闭环仿真测试更准确的问题。
-
公开(公告)号：CN102025452B
公开(公告)日：2012-07-04
申请号：CN201010591195.3
申请日：2010-12-16
Applicant: 哈尔滨工业大学
IPC: H04L1/00
Abstract: 一种基于SOC及RFIC的微型变速率通信模块及通信方法，属于航天应用领域，本发明为解决现有编队飞行的卫星间通信无法保证可靠性和有效性问题。本发明所述变速率通信模块包括低噪声放大器及功放模块、射频集成电路和SOC处理器。基于上述模块的通信方法：作为发射端的通信模块的工作模式为直接模式，并且对发送数据按曼彻斯特码进行编码，作为接收端的工作模块为直接模式，发送端的数据发射过程为：根据通信所需码速率及最高码速率计算出每一位的重复次数N0，将每一位调制并发送N0次后，再发送下一位，直至整帧数据发送完成；接收端的数据接收过程为：解调；预处理；位同步，得到与发送端相同的数据。
-
公开(公告)号：CN101833535B
公开(公告)日：2011-12-28
申请号：CN201010159514.3
申请日：2010-04-29
Applicant: 哈尔滨工业大学
IPC: G06F15/76
Abstract: 一种用于可重构星载计算机的具有抗辐射功能的有限状态机，它涉及航天航空技术领域，它解决了传统的可重构星载计算机对空间辐射缺乏抵抗能力，而使可重构星载计算机整体功能失效的问题。本发明的有限状态机包括FPGA、计数器电路和定时器电路，FPGA由选择器、寄存器、汉明码校验电路、开关电路和片内双端口RAM组成，定时器电路分别与计数器电路、选择器和开关电路连接， 所述计数器电路还与选择器连接，所述选择器还与汉明码校验电路、片内双端口RAM和寄存器连接，所述寄存器还与片内双端口RAM连接，所述片内双端口RAM还与汉明码校验电路连接，所述汉明码校验电路还与开关电路连接。本发明适用于可重构星载计算机。
-
公开(公告)号：CN101826045B
公开(公告)日：2011-12-28
申请号：CN201010185960.1
申请日：2010-05-28
Applicant: 哈尔滨工业大学
IPC: G06F11/16
Abstract: 一种可重构星载计算机永久性故障电路的在线修复方法,它涉及航天航空技术领域，它解决了现有的可重构星载计算机中的FPGA电路在空间辐射影响下产生的不可修复的损伤将直接导致永久性电路故障的问题。本发明所述的在线修复方法包括如下步骤：首先由辐射加固处理器认定发生永久性电路故障的FPGA电路，然后所述辐射加固处理器启用另一个FPGA电路工作，最后由所述辐射加固处理器对所述发生永久性电路故障的FPGA电路进行在线修复。本发明适用于可重构星载计算机。
-
Patent Agency Ranking
公开(公告)号：CN102175248A
公开(公告)日：2011-09-07
申请号：CN201110027004.5
申请日：2011-01-25
Applicant: 哈尔滨工业大学
IPC: G01C21/24
Abstract: 基于单粒子效应的脉冲星信号探测器。它涉及数据处理技术领域，它解决了现有探测器低压力高真空、低温环境的支持的缺陷，探测面积过大的难题。它包括由M+1个寄存器单元组成寄存器单元阵列和由M个加法器组成加法器阵列；第一和第二寄存器单元输出端分别连第一加法器第一和第二输入端，第一加法器输出端连第二加法器第一输入端，第三寄存器单元输出端连第二加法器第二输入端，第一加法器进位输出端连第二加法器低位进位输入端，类推，第m加法器输出端连第m+1加法器第一输入端，第m+2寄存器单元输出端连第m+1加法器第二输入端，第m加法器进位输出端连第m+1加法器低位进位输入端，1＜m＜M；第M加法器输出端为最终结果输出端。应用于探测航天器导航的脉冲星信号。
-
公开(公告)号：CN101493809B
公开(公告)日：2010-09-08
申请号：CN200910071475.9
申请日：2009-03-03
Applicant: 哈尔滨工业大学
IPC: G06F15/80
Abstract: 一种基于FPGA的多核心星载计算机，属于航天航空的数据处理技术领域。本发明的目的是解决采用AS工C软件实现方式的星载计算机处理速度慢的问题。本发明包括基于SRAM的FPGA、n个PROM、n个SRAM、反熔丝FPGA和配置NOR型闪存，基于SRAM的FPGA构建成具有n个处理器的多核结构，反熔丝FPGA包括回读刷写接口电路、监测电路和控制电路，监测电路监测n个处理器的健康状态，如异常部分重构，回读刷写接口电路按固定速度读基于SRAM的FPGA的配置文件，并与原始配置文件比较，如不同，则重构错误部分。本发明多核心星载计算机可根据卫星任务、通过FPGA硬件编程实现自动切换系统功能。
-
公开(公告)号：CN101788927A
公开(公告)日：2010-07-28
申请号：CN201010300473.5
申请日：2010-01-20
Applicant: 哈尔滨工业大学
Abstract: 一种基于FPGA的自适应星载计算机及应用所述计算机实现内部资源动态分配的方法，属于航天航空数据处理技术领域，解决了传统可重构星载计算机无法有效管理可重构FPGA资源的问题。本发明的星载计算机采用SRAM型FPGA实现，所述SRAM型FPGA的内部资源包括主控单元和由n个大小完全相等的重构单元组成的重构单元阵列，并且SRAM型FPGA支持部分重构技术。本发明的内部资源动态分配方法是当星载计算机启动一个线程时，主控单元根据线程需要的硬件电路，将处于空闲状态的重构单元构造成相应的硬件电路；当所述线程结束或者终止时，主控单元将构造有所述硬件电路的重构单元的内容清除，使其恢复到空闲状态。本发明实现了计算机对内部资源的动态分配，适用于星上数据处理。
-
公开(公告)号：CN106933692B
公开(公告)日：2020-06-09
申请号：CN201710152243.0
申请日：2017-03-14
Applicant: 哈尔滨工业大学
IPC: G06F11/07 , G06F15/167 , G06F15/80
Abstract: 一种基于处理器阵列的航天器星载计算机系统及故障处理方法，本发明涉及基于处理器阵列的星载计算机设计方法。本发明为了解决现有技术处理能力不强、无法运行复杂的软件、经常出现跑飞、复位等故障现象的问题。本发明包括：用于完成星载计算任务的处理器阵列模块；用于为处理器阵列模块提供数据存储和外部通信功能的公用资源模块；用于为处理器阵列模块和公用资源模块之间提供数据交互通道并识别处理器阵列模块中的故障处理器的调度管理模块。本发明通过故障处理器的自主恢复保障系统运行连续性，通过处理器连接多个处理器组成处理器阵列，实现系统计算能力的进一步扩展。本发明用于星载计算机设计领域。
-
公开(公告)号：CN102096657A
公开(公告)日：2011-06-15
申请号：CN201010586767.9
申请日：2010-12-14
Applicant: 哈尔滨工业大学
IPC: G06F15/76
Abstract: 一种基于SOC的微型信息处理模块，属于航天应用领域，本发明为解决现有卫星电子系统体积大、重量重、功能密度低、接口复杂的问题。本发明包括ARM处理器、接口处理器、射频集成电路、低噪声放大器及功放模块和第一CAN控制器，ARM处理器的数据地址总线与系统总线连接，ARM处理器通过第一CAN控制器与CAN总线连接，接口处理器的数据地址总挂接在系统总线上，接口处理器连接在CAN总线上，接口处理器的射频通信端口与射频集成电路的数据通信端相连，射频集成电路的信号接收和发射端通过低噪声放大器及功放模块与天线相连；接口处理器的数据输出输入端与ARM处理器的接口数据输入输出端连接。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.033 seconds)
