-
公开(公告)号：CN104660929A
公开(公告)日：2015-05-27
申请号：CN201510032730.4
申请日：2015-01-22
Applicant: 哈尔滨工程大学
Abstract: 本发明涉及一种采用电压积分输出的电压积分型CMOS图像传感器。本发明采用电压积分输出的电压积分型CMOS图像传感器，包括光电传感器、电荷积分器、相关双采样或数字相关双采样装置、模数转换器，所述电荷积分器的输出信号经过电压积分器或数字累加器得到积分电压数字值。与电荷积分型CMOS图像传感器相比，本发明利用电荷积分电压在积分时间内所围成的面积来表征光强大小，不再受最大可容纳电荷量的限制，避免了高光条件下由于电荷积分饱和造成的信息损失。
-
公开(公告)号：CN103579306A
公开(公告)日：2014-02-12
申请号：CN201310556342.7
申请日：2013-11-11
Applicant: 哈尔滨工程大学
CPC classification number: H01L29/78 , H01L29/0684
Abstract: 本发明公开了一种分裂栅型功率MOS器件，特别设计器件元胞中有源区中包含P柱。该版图中P柱位于每个独立台面结构中心，且为与台面边界平行的六边形柱体，被有源区中深沟槽包围。在不增加工艺难度的基础上，保证器件的击穿电压，改善器件导通电阻，提高器件的工作可靠性。
-
公开(公告)号：CN103515444A
公开(公告)日：2014-01-15
申请号：CN201310457114.4
申请日：2013-09-24
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/417 , H01L29/47
CPC classification number: H01L29/7827 , H01L29/47
Abstract: 本发明提供了一种槽栅功率MOS器件，该器件包括：P体区和源极金属，其中，所述源极金属和所述P体区直接接触形成肖特基。通过上述结构，降低了器件内部寄生双极晶体管的作用。在保证本发明器件的基本电学特性与现有技术中的MOS器件相当的前提下，该结构可以有效的降低单粒子烧毁效应的发生。
-
公开(公告)号：CN102148256B
公开(公告)日：2013-03-06
申请号：CN201110067484.8
申请日：2011-03-21
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/51 , H01L29/06 , H01L29/423
Abstract: 本发明提供的是一种栅增强功率半导体场效应晶体管。包括漏区(201)、漂移区(202)、介质层(203)、分裂栅(204)、栅电极(205)、n+层(206)、源电极(207)、沟道区(208)，介质层(203)的K值是按一定规律分布的，即K值按照从源极到漏极方向越来越小。本发明通过用K值按照一定规律分布的介质层代替原来的侧氧结构，在不牺牲器件耐压的前提下，降低漏-源导通电阻。本发明与常规MOSFET工艺兼容，具有很强的可实施性，更易满足功率电子系统的应用要求。
-
公开(公告)号：CN102931237A
公开(公告)日：2013-02-13
申请号：CN201210381165.9
申请日：2012-10-10
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/66666 , H01L29/7827
Abstract: 本发明提供的是一种垂直非对称环栅MOSFET器件的结构及其制造方法。包括底层n型硅晶圆衬底101，漏区111位于器件的最低端；在衬底101上外延生长漏扩展区106，沟道区107，和源区108，栅氧化层109包围整个沟道区107，在栅氧化层109上淀积多晶硅栅110。本发明本提供一种有效抑制短沟道效应的作用的垂直非对称环栅MOSFET结构，还提供一种可以简化工艺流程，灵活控制栅长和硅体区厚度的垂直非对称环栅MOSFET的制造方法。
-
Patent Agency Ranking
公开(公告)号：CN102931127A
公开(公告)日：2013-02-13
申请号：CN201210381906.3
申请日：2012-10-10
Applicant: 哈尔滨工程大学
IPC: H01L21/762
Abstract: 本发明的目的在于提供抗辐射加固浅槽隔离结构形成方法，包括在半导体衬底上通过刻蚀形成沟槽；在沟槽中淀积一定厚度的牺牲层；刻蚀去除沟槽底部的牺牲层；在沟槽中淀积填充二氧化硅；通过湿法腐蚀选择去除牺牲层，形成空气间隙层。本发明可提供一种降低制造成本、提高器件及电路可靠性，解决了由于辐射所引起泄漏电流增大问题的一种抗辐射加固浅槽隔离结构形成方法。
-
公开(公告)号：CN102915947A
公开(公告)日：2013-02-06
申请号：CN201210379409.X
申请日：2012-10-09
Applicant: 哈尔滨工程大学
IPC: H01L21/762 , H01L27/146
Abstract: 本发明涉及有源像素传感器领域，特别涉及一种将图像传感器中的部分耗尽（PD）型和全耗尽（FD）型MOS器件在同一绝缘体上硅（SOI）基底实现的SOI结构生成方法。本发明包括：在多晶硅衬底上形成第一氧化层；在第一氧化层上形成半绝缘多晶硅层：在半绝缘多晶硅层上刻蚀出沟槽；在刻蚀后的半绝缘多晶硅薄膜层上得到第二氧化层；刻蚀出一个贯穿至多晶硅衬底的窗口；形成顶层多晶硅层。本发明方法在实现了有源像素传感器中的部分耗尽（PD）型MOS管和全耗尽型（FD）型MOS管在同一SOI基底上制作，提高图像传感器热稳定性和抗辐射性能的同时，降低了工艺的复杂程度。
-
公开(公告)号：CN102903640A
公开(公告)日：2013-01-30
申请号：CN201210407267.3
申请日：2012-10-23
Applicant: 哈尔滨工程大学
IPC: H01L21/336
Abstract: 本发明提供的是一种利用牺牲层的SOI MOSFET体接触形成方法。包括在底层半导体衬底（1）上淀积隐埋SiO2层（2），在隐埋SiO2层（2）上淀积SiGe掩蔽膜（3）；第一次刻蚀露出隐埋SiO2层（2）；第二次刻蚀保留SiGe掩蔽膜（3）右侧面积大的隐埋SiO2层（2）；外延生长顶层硅膜（5）；生长栅氧化层（7），淀积多晶硅栅（8）；第三次刻蚀去除未涂胶部分的顶层硅膜（5）；第四次横向刻蚀去除保留的SiGe掩蔽膜（3a）；外延生长补全顶层硅膜（5），P+离子注入，淀积金属电极。本发明提供一种减少掩膜版使用，简化制作工艺流程，降低制作成本的利用牺牲层的SOI MOSFET体接触形成方法。
-
公开(公告)号：CN102637731A
公开(公告)日：2012-08-15
申请号：CN201210126292.4
申请日：2012-04-26
Applicant: 哈尔滨工程大学
IPC: H01L29/40 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/407 , H01L29/42372 , H01L29/66734 , H01L29/7811
Abstract: 本发明提供的是一种沟槽功率MOS器件的终端结构及其制造方法。包括栅电极引出电极(101)，栅电极引出电极(101)的下方为悬浮多晶硅电极(102)，悬浮多晶硅电极(102)在厚氧化层103)内部，栅电极引出电极(101)的上方为栅电极连接金属(104)，器件有源区的源电极(105)在元胞结构的顶部，漂移区106)为N型掺杂，漏电极(107)为N型重掺杂；栅电极引出电极(101)、栅电极下部悬浮多晶硅电极102)和厚氧化层(103)组合结构起到器件终端的作用，且在相同掩膜板及相同工艺中形成。在保证器件有超低的导通电阻的同时，不影响器件的击穿电压及寄生电容，在优化了工艺制造流程的同时，降低了器件的制作成本。
-
公开(公告)号：CN101656269B
公开(公告)日：2012-05-09
申请号：CN200910072919.0
申请日：2009-09-18
Applicant: 哈尔滨工程大学
Abstract: 本发明提供的是一种具有低导通电阻的沟槽DMOS器件，该沟槽DMOS晶体管单元包括第一导电类型的衬底、第一导电类型的外延层和位于其上的体区，体区具有第二导电类型；至少一个沟槽贯穿体区并延伸进入外延层；沟槽内壁衬有隔离介质层，导电电极位于沟槽中覆盖隔离介质层；第一导电类型的源区位于邻近沟槽的体区上部；它还具有位于紧邻沟槽下端的第二导电类型掺杂区，并且所述第二导电类型掺杂区被第一导电类型掺杂区包围，第一导电类型掺杂区的掺杂浓度高于外延层。本发明提供的沟槽DMOS器件相比传统沟槽DMOS器件具有更低的导通电阻，更易满足功率电子系统的应用要求。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.069 seconds)
