电路组控制系统
    35.
    发明公开

    公开(公告)号:CN1427335A

    公开(公告)日:2003-07-02

    申请号:CN02151868.8

    申请日:2002-11-08

    CPC classification number: G06F9/4843

    Abstract: 根据本发明的电路组控制系统,具有从主处理器接收作为顺序的第一命令列和第二命令列,按照基于各命令列的顺序将各命令传送到可执行该命令的电路来分别执行应在多个电路中指定电路中执行的命令的功能,在与执行第一命令列中命令的电路(第一电路)不同的任一电路(第二电路)中,通过执行可由该第二电路执行的第二命令列中的命令,实现对多个命令列的并列执行。

    运算处理装置及指令序列生成装置

    公开(公告)号:CN100557565C

    公开(公告)日:2009-11-04

    申请号:CN200510113272.3

    申请日:2005-07-06

    CPC classification number: G06F9/3877 G06F9/3885

    Abstract: 一种具备主处理器和协处理器的运算处理装置,主处理器具有:根据运算指令进行运算时用于保存运算对象或结果的多个寄存器、和逐次解释指令并进行根据指令的控制的指令解释控制部,此指令解释控制部利用操作数来指定:在上述协处理器中应执行的运算处理的种类、表示保存该运算处理对象的第一寄存器的信息和表示应保存上述协处理器进行运算处理的结果的第二寄存器的信息,通过解释用于请求向协处理器的运算的1条指令即协处理器运算指令,从而进行下述控制:在上述协处理器中,将第一寄存器的内容作为运算处理对象以执行该种类的运算处理,进而将由上述协处理器生成的此运算处理结果写入第二寄存器。

    高速缓冲存储器及其控制方法

    公开(公告)号:CN100517274C

    公开(公告)日:2009-07-22

    申请号:CN200580009226.7

    申请日:2005-03-16

    CPC classification number: G06F12/0862 G06F2212/6028

    Abstract: 本发明的高速缓冲存储器具有预测处理部(39),该预测处理部(39)根据由处理器所输出的存储器的访问的进行状况来预测下一个应该预取的线地址;预测处理部(39)具有预取部(414)和触摸部(415),该预取部(414)从存储器中将所预测的线地址的数据预取到高速缓冲存储器中,该触摸部(415)不将数据从存储器中加载到高速缓冲存储器上,而是将所预测的线地址作为标签设定到高速缓存项,并使有效标志有效。

    独立处理多个指令流、软式控制各指令流的处理功能的多线程处理器

    公开(公告)号:CN100373331C

    公开(公告)日:2008-03-05

    申请号:CN200510125175.6

    申请日:1997-08-27

    CPC classification number: G06F9/4843 G06F9/3009 G06F9/3822 G06F9/3851

    Abstract: 一种执行多个指令流的多线程处理器,包括:多个功能单元,执行指令;多个指令解码器,与各指令流对应地设置,解码各个指令,完成作为执行该指令的功能单元要求将解码指令发给该功能单元的指令发出要求;优先权存储器,存储各指令流的优先权,各优先权与其他指令流的优先权独立,并通过专用指令变更;自停止数据存储器,在各指令流中存储指令流处于执行状态还是处于停止状态的自停止数据;调解器,接收来自多个指令解码部分通知的指令发出要求,2个以上的指令发出要求同时指定一个功能单元的情况下,根据优先权存储器中存储的优先权,确定向该功能单元要发出的解码指令;停止器,根据所述自停止数据,停止与正处于停止状态的指令流相应的指令解码部分向调解器的指令发出要求的通知。

Patent Agency Ranking