-
公开(公告)号：CN116521236A
公开(公告)日：2023-08-01
申请号：CN202310524664.7
申请日：2023-05-11
Applicant: 江苏华创微系统有限公司
IPC: G06F9/38
Abstract: 本发明公开了一种基于RISC‑V指令集的流水线译码方法，包括：第一阶段，在指令从指令cache读出后，针对程序流控制类指令和AUIPC指令进行译码，完成指令分支类型的译码和目标地址的计算；第二阶段，将指令的各个字段分拆译出并译码出各字段属性，包括源操作数和目的操作数的寄存器地址、定浮点类型以及立即数有效标识译出；第三阶段，根据上一阶段指令各个字段的译码信息，完成指令执行单元类型的译码；第四阶段，完成操作类型的译码。本发明针对高性能处理器中不同流水线阶段的特点，分阶段译码得到必须的指令信息，以实现控制通路的流水化，优化个别译码阶段的时序，进而提升处理器性能。
-
公开(公告)号：CN114912394A
公开(公告)日：2022-08-16
申请号：CN202210657139.8
申请日：2022-06-10
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
IPC: G06F30/3308 , G06F115/02
Abstract: 本发明公开了一种SOC验证环境集成框架，包括测试用例管理、软件环境和硬件环境，测试用例管理包括软件程序用例、UVM验证用例和逻辑开关与配置宏，软件环境包括软件编译、软件配置、boot程序和执行程序，硬件环境包括两个顶层，分别为传统SOC验证环境顶层和UVM验证环境顶层，传统SOC验证环境顶层包括N个设备模型、接口匹配逻辑和配置匹配逻辑，UVM验证环境顶层包括多种外设的VIP验证环境。优点，提供SOC系统级验证环境的激励管理方式，采用统一的验证用例入口，支持改进型传统验证方法执行流程和带UVM验证环境的验证方法执行流程。
-
公开(公告)号：CN119358481A
公开(公告)日：2025-01-24
申请号：CN202411522160.2
申请日：2024-10-29
Applicant: 江苏华创微系统有限公司
IPC: G06F30/331 , G06F30/398
Abstract: 本发明公开了一种数字波束合成芯片在FPGA验证时的裁剪方法，包括步骤：S1、第一次裁剪：减少SRAM的容量和光纤数量；S2、情况判断：判断FPGA对数字波束合成芯片的验证属于第一情况还是属于第二情况；第一情况包括：FPGA满足对数字波束合成芯片的验证需求；第二情况包括：FPGA不满足对数字波束合成芯片的验证需求，进行第二次裁剪，将两个光纤组分为光纤间文件和光纤组间文件；S3、进行IP核替换；S4、进行功能验证。本发明通过至少一次裁剪，用一个FPGA就实现数字波束合成芯片的验证，同时最大程度兼顾验证效果的全面性，也有效降低成本；还在至少一次裁剪后设计了IP核替换，有效检验裁剪的准确性和有效性。
-
公开(公告)号：CN119358480A
公开(公告)日：2025-01-24
申请号：CN202411522012.0
申请日：2024-10-29
Applicant: 江苏华创微系统有限公司
IPC: G06F30/331 , G06F30/398
Abstract: 本发明公开了一种利用多片FPGA级联验证数字波束合成芯片的方法，包括步骤：S1、设置多片FPGA并分类：设置验证型FPGA和激励型FPGA；S2、构建验证平台：将验证型FPGA级联，将激励型FPGA连接每个最低级别的波束对应的验证型FPGA；S3、进行双重裁剪和单片测试：对数字波束合成芯片进行第一重裁剪；对验证型FPGA进行单片测试；裁剪辅助逻辑单元；S4、进行验证，利用PC端查看结果。本发明将多片验证型FPGA级联且用激励型FPGA辅助部分验证型PFGA验证，兼顾验证和节省资源；还分别对数字波束合成芯片和部分验证型FPGA进行双重裁剪，在不影响验证效果的情况下减少所需FPGA数量，节约成本。
-
公开(公告)号：CN114895966B
公开(公告)日：2024-10-22
申请号：CN202210657136.4
申请日：2022-06-10
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
Abstract: 本发明公开一种通过bypass电路提升loop分支预测算法准确率的方法，三个分别进入流水线的pc，在if0阶段取到的pc1进入混合分支预测器，pc1在loop中发生命中，用寄存器对pc1进行寄存；if1阶段得到分支预测信息，if2阶段在混合分支预测器中经过比较得到预测结果，把if2阶段预测结果寄存，同理pc2和pc1；pc3进入到if1阶段后和pc1、pc2寄存的PC值比较，等于pc1则通过bypass电路把pc1预测结果旁路到if1使用；等于pc2则通过bypass电路把pc2预测结果旁路到if1使用；都不相等且在loop中命中则把pc2预测结果覆盖pc1预测结果，pc3预测结果覆盖pc2预测结果并把pc2覆盖pc1、pc3覆盖pc2。
-
Patent Agency Ranking
公开(公告)号：CN117708475B
公开(公告)日：2024-07-09
申请号：CN202311813619.X
申请日：2023-12-27
Applicant: 江苏华创微系统有限公司
Abstract: 本发明公开了一种基于RVV1.0扩展的复数序列FFT蝶形运算方法，包括以下步骤：S1、在蝶形运算的一个分级中，获取需要处理的数据；S2、基于RVV1.0标准向量结构，在RISC‑V架构的预留指令编码空间中，自定义扩展指令I，得到乘累加运算的第一数据；S3、自定义扩展指令II，得到乘累加运算的第二数据，并结合第一数据作为乘累加运算结果；S4、自定义扩展指令III，得到乘减运算结果；S5、将结果存入向量寄存器，作为一个分级的运算结果；S6、存在下一个分级时进入下一个分级，返回步骤S1；不存在下一个分级时，蝶形运算结束。本发明利用三个扩展指令直接支持复数序列FFT蝶形运算，所需指令少、无需增加硬件逻辑资源，以较少的硬件开销实现了高效的处理性能。
-
公开(公告)号：CN114139108B
公开(公告)日：2024-07-09
申请号：CN202111491342.4
申请日：2021-12-08
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
Abstract: 本发明公开一种向量DSP核的矩阵LU分解向量化计算方法，包括如下步骤：S1、矩阵补零；S2、对矩阵B转置得到转置矩阵C；S3、转置矩阵C内的上三角矩阵D的行Dr进行行消元；S4、按照公式R=R‑Dr’*er进行更新矩阵panel的计算；S5、判断r是否等于N‑1，若不是，令r=r+1，转步骤S3，若是转步骤S6；S6、向量DSP核使用向量指令进行矩阵转置获得矩阵B的LU分解结果；S7、向量DSP核将获得矩阵B的LU分解结果拷贝至原矩阵在DDR存储器中的存储位置。优点：本发明计算方法，通过向量化的矩阵转置操作将矩阵LU分解中的非连续存储访问转化为连续存储访问，有利于充分发挥向量加载数据的优势。
-
公开(公告)号：CN118297015A
公开(公告)日：2024-07-05
申请号：CN202410187110.7
申请日：2024-02-20
Applicant: 江苏华创微系统有限公司
IPC: G06F30/333
Abstract: 本发明公开了一种SOC芯片DFT老化向量格式转换应用方法，包括如下步骤：S1、生成STIL格式的多个原始向量，设置每个原始向量对应的timeplate信号；进行初次仿真，依据仿真结果对每个原始向量初调；S2、利用格式转换工具，将每个原始向量转换为flat格式向量；S3、依据每个格式特征，提取对应的每个向量数据，进行字符替换；S4、将字符替换后的每个向量数据的固定长度数据位对齐，在每个向量数据的末尾添加对应的数据标志域段，将所有向量数据拼接成一个完整的激励数据源；S5、利用测试工具，加载激励数据源进行老炼测试。本发明转换向量格式，快速进行老化测试，在字符替换快速生成激励源数据，提升老化测试过程中SOC芯片逻辑门电路覆盖率，也降低了成本。
-
公开(公告)号：CN118210555A
公开(公告)日：2024-06-18
申请号：CN202410120487.0
申请日：2024-01-29
Applicant: 江苏华创微系统有限公司
Abstract: 本发明公开了一种TAGE算法中的GHR更新方法，该方法为：在TAGE预测器的每个周期内，取指获得按第一顺序排列的8条指令，判断8条指令中是否存在分支指令，若不存在，则停止操作；若存在，则确定分支指令的数量y，并对每一条分支指令进行跳转判断；若所有分支指令均不进行跳转，则GHR左移y个bit 0；若存在任意分支指令进行跳转，则按照第一顺序确定首个跳转的分支指令的位置，并计算出首个跳转的分支指令之前的其他分支指令的数量n，将GHR左移n个bit 0和1个bit 1，在完成左移后停止操作。本发明能够用优化的硬件电路实现TAGE算法中的GHR更新方法，也减少了占用面积和功耗。
-
公开(公告)号：CN118036527A
公开(公告)日：2024-05-14
申请号：CN202410359673.X
申请日：2024-03-27
Applicant: 江苏华创微系统有限公司
IPC: G06F30/3312 , G06F115/02
Abstract: 本发明公开了一种超大规模SOC分模块组实现时序收敛的方法，该方法包括如下步骤：S1、获取全芯片组的时序数据，将SOC划分为三个模块组；S2、读取每个模块组中的lib、lef、netlist和def，确定需要修复的特定模块组和无需修复的原型模块组；读取特定模块组的lib和lef，读取原型模块组的netlist和def；S3、创建多个工艺角并获取每个工艺角的时序数据信息；从特定模块组的多个工艺角中反标读入netlist和def，确定保持属性部分和需要修复部分；将保持属性部分和原型模块组设为无需修复的状态；S4、发出时序修复命令，对需要修复部分进行时序违例修复。本发明划分模块组，减少时序修复时的处理压力，有效降低成本，同时创建工艺角并反标读取数据，提升时序修复的效率和准确性。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.042 seconds)
