-
公开(公告)号：CN114741049A
公开(公告)日：2022-07-12
申请号：CN202210350374.0
申请日：2022-04-02
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
Abstract: 本发明公开一种浮点乘加器，实现形式为A*B+C的浮点乘加运算，浮点乘加器采用三级流水线方式实现浮点乘加运算，第一流水节拍完成浮点乘法，第二流水节拍完成加法，第三流水节拍完成舍入操作和例外判断，并输出最终结果。优点：本发明浮点乘加器，实现单双精度浮点数乘加运算，并且支持非规格化数的三级流水线架构。
-
公开(公告)号：CN114722001A
公开(公告)日：2022-07-08
申请号：CN202210350131.7
申请日：2022-04-02
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
Abstract: 本发明公开了一种软件定义模数混合SoC芯片架构，包括高速模拟信号模数转换的ADC核、高速数字信号数模转换的DAC核、可编程的软件定义运算模块、定时解析与同步模块、数据打包与解包模块、可编程的eFPGA核、高速串并转换器SerDes、调试SRAM、AHB总线、MCU、程序SRAM、EMIF控制器、UART控制器、PLL锁相环、时钟控制模块以及SPI片选模块。优点,本发明软件定义模数混合SoC芯片架构，采用“ADC/DAC核”+“软件定义运算模块”+“eFPGA核”的异构融合架构，把通常在系统中独立存在的模拟ADC芯片、模拟DAC芯片、数字信号处理芯片和数字控制FPGA芯片集成到一个芯片当中，减少了系统整体功耗与面积。
-
公开(公告)号：CN114139108A
公开(公告)日：2022-03-04
申请号：CN202111491342.4
申请日：2021-12-08
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
Abstract: 本发明公开一种向量DSP核的矩阵LU分解向量化计算方法，包括如下步骤：S1、矩阵补零；S2、对矩阵B转置得到转置矩阵C；S3、转置矩阵C内的上三角矩阵D的行Dr进行行消元；S4、按照公式R=R‑Dr’*er进行更新矩阵panel的计算；S5、判断r是否等于N‑1，若不是，令r=r+1，转步骤S3，若是转步骤S6；S6、向量DSP核使用向量指令进行矩阵转置获得矩阵B的LU分解结果；S7、向量DSP核将获得矩阵B的LU分解结果拷贝至原矩阵在DDR存储器中的存储位置。优点：本发明计算方法，通过向量化的矩阵转置操作将矩阵LU分解中的非连续存储访问转化为连续存储访问，有利于充分发挥向量加载数据的优势。
-
公开(公告)号：CN114912394B
公开(公告)日：2025-04-22
申请号：CN202210657139.8
申请日：2022-06-10
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
IPC: G06F30/3308 , G06F115/02
Abstract: 本发明公开了一种SOC验证环境集成框架，包括测试用例管理、软件环境和硬件环境，测试用例管理包括软件程序用例、UVM验证用例和逻辑开关与配置宏，软件环境包括软件编译、软件配置、boot程序和执行程序，硬件环境包括两个顶层，分别为传统SOC验证环境顶层和UVM验证环境顶层，传统SOC验证环境顶层包括N个设备模型、接口匹配逻辑和配置匹配逻辑，UVM验证环境顶层包括多种外设的VIP验证环境。优点，提供SOC系统级验证环境的激励管理方式，采用统一的验证用例入口，支持改进型传统验证方法执行流程和带UVM验证环境的验证方法执行流程。
-
公开(公告)号：CN114741049B
公开(公告)日：2025-04-01
申请号：CN202210350374.0
申请日：2022-04-02
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
Abstract: 本发明公开一种浮点乘加器，实现形式为A*B+C的浮点乘加运算，浮点乘加器采用三级流水线方式实现浮点乘加运算，第一流水节拍完成浮点乘法，第二流水节拍完成加法，第三流水节拍完成舍入操作和例外判断，并输出最终结果。优点：本发明浮点乘加器，实现单双精度浮点数乘加运算，并且支持非规格化数的三级流水线架构。
-
Patent Agency Ranking
公开(公告)号：CN114741118B
公开(公告)日：2024-10-18
申请号：CN202210350363.2
申请日：2022-04-02
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
Abstract: 本发明公开一种混合分支预测算法的仲裁方法，包括如下步骤：S1、PC分别输入三个算法模块并获得结果TAGE_RESULT、LOOP_RESULT和SF_RESULT；S2、PC判断使用SF预测结果的条件是否满足，如果满足则最终预测结果为SF_RESULT；若不满足，则进入步骤S3；S3、判断LOOP预测算法内部设置的权重计数器的值是否为最大值，为最大值时，则最终预测结果为LOOP_RESULT；若不是，则进入步骤S4；S4、TAGE预测算法的结果TAGE_RESULT作为最终结果。优点：本发明方法，实现了对TAGE、LOOP 和SF三种分支预测算法预测结果的合理仲裁，提高了分支预测精度。
-
公开(公告)号：CN117034850A
公开(公告)日：2023-11-10
申请号：CN202310684984.9
申请日：2023-06-12
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
IPC: G06F30/394
Abstract: 本发明涉及一种MCU分布式模拟IP供电网络布线方法，构建MCU分布式模拟IP的环形供电网络，环形供电网络包括供电环；其中，MCU芯片四周排布各种IO接口单元，构成IO环，MCU芯片内部包括模拟IP，构成芯片本体，环形供电网络设于IO环与芯片本体之间的物理隔离带上；基于模拟IP名称通过EDA工具获取模拟IP的物理位置参数，计算与信号IO的相对位置后，将各模拟IP分布式设置在芯片内部靠近对应信号IO位置处；通过EDA工具计算出各模拟IP与供电环的相对位置，进行供电环与模拟IP之间的供电连接线的自动布线；基于模拟IP与相对应信号IO的相对位置通过EDA工具进行模拟IP与信号IO之间的信号传输线的自动布线。本发明实现分布式模拟IP供电网络自动布线。
-
公开(公告)号：CN116938274A
公开(公告)日：2023-10-24
申请号：CN202310943884.3
申请日：2023-07-31
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
Abstract: 本发明涉及一种基于FPGA的数字射频前端，包括：FPGA和连接于FPGA的存储器、射频DAC及射频ADC；FPGA，用于获取上位机的基带信号并存入存储器中，从存储器中读取基带信号，将基带信号进行插值滤波从而倍频到中频信号；用于将从射频ADC接收的中频信号进行抽取滤波从而降频到基带信号后存入存储器，从存储器中读取基带信号后发送至上位机；存储器用于存储基带信号；射频DAC用于接收FPGA发送的中频信号，将中频信号倍频到射频段生成射频信号并发出；射频ADC用于接收射频信号，将射频信号降频到中频段生成中频信号并发送至FPGA。本发明结构简单，切换频带方便。
-
公开(公告)号：CN116737459A
公开(公告)日：2023-09-12
申请号：CN202310721075.8
申请日：2023-06-19
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
Abstract: 本发明公开了紧耦合一致性总线的三级cache机制的实现方法，涉及到多核处理器调度机制技术领域。本发明包括以下步骤：在一致性总线内的监听过滤器中增加共享位，并判断共享位所处0位或1位；当发起读数据操作的处理器核的监听过滤器行无效，根据共享位所处状态为0位或1位、总的监听过滤器的个数以及三级cache是否有效，判断是否通过监听过滤器返回的数据更新三级cache的数据；满足获取条件时，其余处理器核直接从三级cache读取数据。本发明通过提前将三级cache更新作为最新数据的备份，使得满足一定条件的场景下，可以优先访问三级cache，从而减少对其他处理器核的监听操作，提高数据读取速度。
-
公开(公告)号：CN114912394A
公开(公告)日：2022-08-16
申请号：CN202210657139.8
申请日：2022-06-10
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
IPC: G06F30/3308 , G06F115/02
Abstract: 本发明公开了一种SOC验证环境集成框架，包括测试用例管理、软件环境和硬件环境，测试用例管理包括软件程序用例、UVM验证用例和逻辑开关与配置宏，软件环境包括软件编译、软件配置、boot程序和执行程序，硬件环境包括两个顶层，分别为传统SOC验证环境顶层和UVM验证环境顶层，传统SOC验证环境顶层包括N个设备模型、接口匹配逻辑和配置匹配逻辑，UVM验证环境顶层包括多种外设的VIP验证环境。优点，提供SOC系统级验证环境的激励管理方式，采用统一的验证用例入口，支持改进型传统验证方法执行流程和带UVM验证环境的验证方法执行流程。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.092 seconds)
