一种快速开通二极管和制造方法

    公开(公告)号:CN113903814A

    公开(公告)日:2022-01-07

    申请号:CN202111516626.4

    申请日:2021-12-13

    Abstract: 本发明涉及半导体技术领域中的一种快速开通二极管和制造方法,包括阴极层、阳极层和衬底层,阴极层和阳极层设置在衬底层的同一表面,且阴极层和阳极层位于同一表面的两端,衬底层上镶嵌设置有第一反型掺杂层,且阳极层连接衬底层与第一反型掺杂层,衬底层上间隔镶嵌设置有若干第二反型掺杂层,衬底层上还设置有若干接触层,接触层连接衬底层与第二反型掺杂层,具有消除电流阻碍的优点,突破了在较低的正向偏压下不能够恢复正向导通能力的瓶颈。

    一种带有斜坡的半导体器件终端结构及其制造方法

    公开(公告)号:CN113299735A

    公开(公告)日:2021-08-24

    申请号:CN202110515569.1

    申请日:2021-05-12

    Applicant: 浙江大学

    Abstract: 一种带有斜坡的半导体器件终端结构及其制造方法,结构包括:由半导体经过干法刻蚀后形成的斜坡结构,位于半导体器件有源区的外围,长度大于100微米结构,高度小于10微米。还包括沟槽结构及填充介质,或者还包括注入结构或场板结构或其中任意组合。沟槽结构由半导体经干法刻蚀后形成,位于斜坡结构的外围;填充介质是位于沟槽结构中的填充材料;注入结构通过在半导体上进行离子注入形成,被注入区域中含有斜坡结构的表面;场板结构是通过在半导体表面引入导体形成,导体与半导体间可含有钝化层,导体覆盖区域含有斜坡结构的表面。本发明在实现同样耐压等级下消耗更小的芯片面积,可在碳化硅等难以湿法腐蚀、离子注入后难以热扩散的材料中广泛应用。

    一种半导体功率芯片的批量分类方法

    公开(公告)号:CN113298126A

    公开(公告)日:2021-08-24

    申请号:CN202110515572.3

    申请日:2021-05-12

    Applicant: 浙江大学

    Abstract: 一种半导体功率芯片的批量分类方法,包括:选取一组半导体功率芯片获得其电学特性数据,通过对数据进行分类处理,筛选出不同等级的半导体功率芯片;其中所述分类处理包括将测量数据值进行预处理得到矫正电学特性值,计算每一半导体功率芯片的两个矫正电学特性值的比值得到其特征值,然后根据计算值得到不同值下的数量累积分布曲线的反曲线,然后计算该曲线上所有二阶导数绝对值的极大值的点,并取其中大于该曲线一阶导数最大值点的第一个,记为上分界值,据此对每一半导体功率芯片按照其特征值的大小进行分类。本发明实现了一个多变量综合的、自适应的、快速的、基于物理的、低运算量的批量分类方法。

    一种超级结器件及终端
    34.
    发明公开

    公开(公告)号:CN112201686A

    公开(公告)日:2021-01-08

    申请号:CN202010935114.0

    申请日:2020-09-08

    Applicant: 浙江大学

    Abstract: 公开了一种超级结器件及终端,该超级结器件包括形成于漂移区内的有源区和终端、位于有源区内的多个超级结、位于终端内的宽槽、位于宽槽靠近有源区方向侧壁上的侧壁注入区以及位于宽槽底部并与下注入区接触的终端底部注入区,其中在超级结器件的相同深度处,各个超级结之间的宽度等于或大于有源区边缘靠近终端的超级结与终端的侧壁之间的宽度。该终端包括宽槽和位于宽槽靠近有源区方向侧壁上的侧壁注入区,该终端注入区包括具有相同掺杂类型的下注入区和上注入区,其中下注入区的宽度小于上注入区的宽度。本发明的结构优化了终端与有源区交界处的净负电荷量的空间分布,实现了更好的电场分布,提高了器件终端的耐压。

    一种沟槽栅MOSFET器件及制备方法
    35.
    发明公开

    公开(公告)号:CN118198132A

    公开(公告)日:2024-06-14

    申请号:CN202410307174.6

    申请日:2024-03-18

    Applicant: 浙江大学

    Abstract: 本发明涉及半导体技术领域中的一种沟槽栅MOSFET器件,包括衬底层和外延层,外延层的上表面对称设置有源极结构,或外延层内嵌入设置有对称的源极结构,源极结构包括阱区、沟道区、第一源极接触区、第二源极接触区和源极电极,对称的源极结构之间设置有沟槽,且源极结构部分位于沟槽内,沟槽内还设置有栅极结构,栅极结构上还设置有绝缘介质层,绝缘介质层将栅极结构与源极结构的源极电极进行隔离,源极电极沿着第二源极接触区的上表面设置并纵向沿着沟槽内壁延伸至沟槽内,本发明在不改变沟槽宽度的同时,将源极电极由全部横向分布转变为横向和纵向分布相结合,减小器件在横向上的元胞尺寸,使得器件能够制备更多元胞结构,进而提高器件的电流密度。

    一种晶片的CVD加工方法及CVD加工系统

    公开(公告)号:CN116288254A

    公开(公告)日:2023-06-23

    申请号:CN202310278101.4

    申请日:2023-03-15

    Abstract: 本发明涉及半导体领域,特别涉及一种晶片的CVD加工方法及加工系统。根据不同的待加工目标晶片的数量和CVD机台的薄膜沉积速率的数据模型,确定适合的CVD机台的装载量和相应的CVD机台的薄膜沉积速率,不同的装载量N下,CVD机台的薄膜沉积速率D=薄膜厚度H0/沉积时间t0,将待加工目标晶片和对应数量的假片一起装入CVD机台的石英舟进行薄膜沉积,薄膜厚度均匀稳定的目标晶片。通过调整装载量N,使得待加工目标晶片的数量灵活,待加工目标晶片的数量根据实际加工需要进行选择,增加了对待加工目标晶片数量的灵活调控能力,不需要假片补足到机台最大加工通量,将减少假片的使用数量,降低生产成本,提高生产效率。

    集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法

    公开(公告)号:CN116230549A

    公开(公告)日:2023-06-06

    申请号:CN202310492983.4

    申请日:2023-04-27

    Applicant: 浙江大学

    Inventor: 徐弘毅 盛况 任娜

    Abstract: 本公开涉及集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法。该方法包括:在预制半导体结构形成第一槽,预制半导体结构包括叠层结构和第二源接触区,第一槽与第二源接触区被第一源接触区隔开,第一槽贯穿第一源接触区和沟道层并延伸入第一扩散区;形成具有第一掺杂类型的第二扩散区,第二扩散区至少自第一槽的底面沿堆叠方向贯穿保护层并延伸入复合衬底;在预制半导体结构形成第二槽,第二槽贯穿第一源接触区及沟道层,第二槽暴露出第一扩散区;形成位于第一槽内的栅氧结构;以及形成位于第二槽内的源极延伸部,其中,源极延伸部与第一扩散区实现电性接触。该方法可以制造退化风险较低的集成低势垒二极管的沟槽型绝缘栅场效应管。

    一种栅氧结构的制备方法以及相应的栅氧结构、器件

    公开(公告)号:CN116206955A

    公开(公告)日:2023-06-02

    申请号:CN202211729741.4

    申请日:2022-12-30

    Applicant: 浙江大学

    Abstract: 本发明涉及碳化硅技术领域,公开了一种栅氧结构的制备方法以及相应的栅氧结构、器件,通过提供碳化硅衬底,在所述碳化硅衬底表面形成多个间隔排列的二氧化硅薄膜,得到二氧化硅薄膜层;对多个二氧化硅薄膜进行退火钝化;再在所述二氧化硅薄膜层表面形成高介电材料薄膜层;本发明通过在碳化硅衬底表面形成多个间隔排列的二氧化硅薄膜,再进一步对其进行退火处理,提升了二氧化硅薄膜和碳化硅衬底之间的界面与退火含氮气体的接触面积,有效提升了界面处悬挂键的钝化比例,从而抑制界面态缺陷的产生;另外本发明在二氧化硅薄膜层上生长了高介电材料薄膜层,增加了碳化硅衬底层的界面价带差距和导带差距,从而抑制漏电流,降低了能量损耗。

    沟槽型绝缘栅场效应管及其制造方法、电子器件

    公开(公告)号:CN116110791A

    公开(公告)日:2023-05-12

    申请号:CN202211626681.3

    申请日:2022-12-17

    Abstract: 本公开涉及一种沟槽型绝缘栅场效应管及其制造方法、电子器件。该方法包括:形成沟槽,其中,沟槽贯穿第一预制半导体层和第二预制半导体层,并延伸入预制复合衬底,第一预制半导体层和预制复合衬底具有第一掺杂类型,第二预制半导体层具有第二掺杂类型;形成本征区,本征区位于沟槽的底侧并延伸入预制复合衬底;以及形成绝缘栅结构,绝缘栅结构填充于沟槽。该方法可以实现在沟槽底侧形成本征区,继而制得综合性能较好的器件。

    一种基于串联拓扑结构的功率模块

    公开(公告)号:CN115995987A

    公开(公告)日:2023-04-21

    申请号:CN202211720778.0

    申请日:2022-12-30

    Applicant: 浙江大学

    Abstract: 公开了一种基于串联拓扑结构的功率模块,涉及电力电子技术领域,公开的功率模块通过第一功率单元和第二功率单元依次串联的设计将低耐压电力电子芯片高密度的集成在一起提升功率模块的耐压和电流等级,其有益效果在于:提出的第一功率单元的第一DBC结构和与之对称的第二功率单元的第二DBC结构的设计大幅降低模块功率主回路寄生电感,提出的将功率模块输入测信号端子布局于模块中心线的设计降低模块输入侧回路的寄生电感的同时还提升了输入侧回路路径对称性和紧凑性,以便驱动电路与所述功率模块高密度集成。

Patent Agency Ranking