氧化镓基板的分割方法
    31.
    发明公开

    公开(公告)号:CN117043911A

    公开(公告)日:2023-11-10

    申请号:CN202280023312.7

    申请日:2022-02-24

    Abstract: [技术问题]良好地分割以(001)面为主面的β型氧化镓基板。[解决手段]本发明具备:沿着以(001)面为主面的β型氧化镓基板10的(100)面的延伸方向形成多个分割槽13的工序;通过在与分割槽13的延伸方向垂直的方向上进行切断,从而将β型氧化镓基板10加工成长条状的工序;以及,通过沿着分割槽13解理长条状的β型氧化镓基板10,从而进行单片化的工序。这样,由于沿着解理面形成多个分割槽13,因此通过沿着分割槽13进行解理,不会在解理面产生薄片状的剥离,能够良好地进行分割。

    肖特基势垒二极管
    32.
    发明授权

    公开(公告)号:CN111095570B

    公开(公告)日:2023-07-25

    申请号:CN201880058896.5

    申请日:2018-08-30

    Abstract: 本发明提供一种肖特基势垒二极管,其难以产生因电场集中而引起的绝缘破坏。该肖特基势垒二极管具备:由氧化镓构成的半导体基板(20);设置于半导体基板(20)上的由氧化镓构成的漂移层(30);与漂移层(30)肖特基接触的阳极电极(40);以及与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有在俯视时设置于包围阳极电极(40)的位置的外周沟道(10)。如此,当在漂移层(30)设置外周沟道(10)时,电场因外周沟道(10)的存在而被分散。由此,由于缓和了阳极电极(40)的角部中的电场集中,因此难以产生绝缘破坏。

    肖特基势垒二极管
    33.
    发明公开

    公开(公告)号:CN114830354A

    公开(公告)日:2022-07-29

    申请号:CN202080087234.8

    申请日:2020-10-05

    Abstract: 本发明的课题在于在氧化镓的肖特基势垒二极管中,防止由沟槽与场绝缘层的对准偏差引起的绝缘破坏。该肖特基势垒二极管具备:与漂移层(30)肖特基接触的阳极电极(40);与半导体基板(20)欧姆接触的阴极电极(50);覆盖设置于漂移层(30)的沟槽(61)的内壁的绝缘膜(63);隔着绝缘膜(63)覆盖沟槽(61)的内壁并且与阳极电极(40)电连接的金属膜(64);以及场绝缘层(70)。场绝缘层(70)包含:位于漂移层(30)的上表面(31)与阳极电极(40)之间的第一部分(71)以及隔着金属膜(64)和绝缘膜(63)覆盖沟槽(61)的内壁的第二部分(72)。由此,即使沟槽(61)与场绝缘层(70)的对准发生偏差,也不会发生绝缘破坏。

    肖特基势垒二极管
    34.
    发明公开

    公开(公告)号:CN114830353A

    公开(公告)日:2022-07-29

    申请号:CN202080087212.1

    申请日:2020-10-05

    Abstract: 本发明的课题在于在使用了氧化镓的肖特基势垒二极管中,防止阳极电极与保护膜的界面的剥离。肖特基势垒二极管(11)具备:由氧化镓构成的半导体基板(20);设置于半导体基板(20)上的由氧化镓构成的漂移层(30);与漂移层(30)肖特基接触的阳极电极(40);与半导体基板(20)欧姆接触的阴极电极(50);覆盖设置于漂移层(30)的沟槽(61)的内壁的绝缘膜(63);和覆盖阳极电极(40)的保护膜(70),保护膜(70)的一部分(72)嵌入沟槽(61)内。这样保护膜(70)的一部分(72)嵌入沟槽(61)内,因此,阳极电极(40)与保护膜(70)的密合性提高。由此,能够防止阳极电极(40)与保护膜(70)的界面的剥离。

    肖特基势垒二极管
    35.
    发明公开

    公开(公告)号:CN112913035A

    公开(公告)日:2021-06-04

    申请号:CN201980070324.3

    申请日:2019-10-09

    Abstract: 本发明提供不容易产生电场集中导致的绝缘破坏的肖特基势垒二极管。基于本发明的肖特基势垒二极管,其包括:由氧化镓构成的半导体基板(20);设置在半导体基板(20)上的由氧化镓构成的漂移层(30);与漂移层(30)肖特基接触的阳极电极(40);与半导体基板(20)欧姆接触的阴极电极(50);设置在漂移层(30)上的、在俯视时包围阳极电极(40)的绝缘层(80);和与漂移层(30)相反导电型的半导体层(70),其设置在位于阳极电极(40)与绝缘层(80)之间的漂移层(30)的表面、以及绝缘层(80)上。

    肖特基势垒二极管
    37.
    发明公开

    公开(公告)号:CN111279490A

    公开(公告)日:2020-06-12

    申请号:CN201880069554.3

    申请日:2018-09-26

    Abstract: 本发明提供难以产生因电场集中引起的电击穿的肖特基势垒二极管。肖特基势垒二极管具备由氧化镓构成的半导体基板(20)、设置于半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层(30)进行肖特基接触的阳极电极(40)、与半导体基板(20)进行欧姆接触的阴极电极(50)。漂移层(30)具有设置于俯视时与阳极电极(40)重叠的位置的多个沟槽(60)。多个沟槽(60)中,位于端部的沟槽(60a)的宽度W2被选择性地扩大。由此,沟槽(60a)的底部的曲率半径扩大或在截面上观察沟槽(60a)的情况下,由底部构成的边缘部分分离为两个。其结果,施加在位于端部的沟槽(60a)的底部的电场被缓和,因此所以难以发生电击穿。

    透明导电体以及触摸面板
    38.
    发明公开

    公开(公告)号:CN104795131A

    公开(公告)日:2015-07-22

    申请号:CN201510023209.4

    申请日:2015-01-16

    CPC classification number: G06F3/044 C23C14/08 C23C14/3414 G06F1/16

    Abstract: 本发明提供透明导电体以及触摸面板。本发明的透明导电体的特征在于:透明基材、第1金属氧化物层、金属层以及第2金属氧化物层按顺序层叠,第1金属氧化物层以及第2金属氧化物层中的至少一方含有Al2O3、ZnO、SnO2以及Ga2O3这四种成分,在将Al2O3和ZnO的合计、SnO2以及Ga2O3相对于四种成分的合计的摩尔比率分别设定为X、Y以及Z时,X,Y,Z位于图2的三角图所示的(X,Y,Z)坐标中,由连接点a(71.2,3.8,25.0)、点b(85.5,4.5,10.0)、点c(76.0,19.0,5.0)、点d(66.5,28.5,5.0)、点e(59.5,25.5,15.0)、以及点f(67.5,7.5,25.0)的线段所围的区域内或者该线段上,Al2O3相对于四种成分的摩尔比率为1.5~3.5mol%。

    刻印装置以及刻印方法
    39.
    发明授权

    公开(公告)号:CN100373488C

    公开(公告)日:2008-03-05

    申请号:CN200480012422.5

    申请日:2004-04-28

    Abstract: 本发明的刻印装置的构成是,通过将凹凸部形成在其一面上、并且具有柔性的压模(61)的该凹凸部按压在磁盘状基体材料(51)上的保护层(52)上,可从完成了该凹凸形状的转印后状态的该保护层(52)上将该压模(61)剥离,具有通过吸引上述压模(61)的另一面上的规定的一部分、可将该部分从保护层(52)剥离的吸引装置(吸引部(4)、气泵(5)以及节流装置(6)),从通过上述吸引装置使压模(61)的一部分剥离的状态起可逐渐扩大压模(61)的剥离完成范围。

    磁记录介质和磁记录与再生设备

    公开(公告)号:CN100350461C

    公开(公告)日:2007-11-21

    申请号:CN200510065616.8

    申请日:2005-02-25

    CPC classification number: G11B5/855 G11B5/65

    Abstract: 磁记录介质,至少包括磁盘基板(1A),在磁盘基板(1A)上利用预定的凹进突起图案而形成的磁记录层(5),和注入到凹进突起图案的凹进部分的非磁性层(6),以具有数据轨道区域(20)和伺服图案区域(21)。由于在每个数据轨道区域(20)表面的凹进和突起的存在,前述问题得到了解决。在这种情况下,每个数据轨道区域(20)的所估计的侧表面Ra的算术平均偏差应该不低于0.3nm。在存在于数据轨道区域(20)的表面的每个凹进和每个突起之间在水平面上的差别应该不超过6nm。

Patent Agency Ranking