-
公开(公告)号：CN115125608B
公开(公告)日：2024-09-03
申请号：CN202210252469.9
申请日：2022-03-15
Applicant: TDK株式会社
Abstract: 本发明提供一种结晶制造方法，其中，首先，将具备前端变细的前端部(1A)的原料(1)配置于结晶生长区域(2U)的上方；接着，将前端部(1A)的侧面在维持前端部(1A)的形状的同时利用向斜上方行进的辐射热选择性地加热使其熔融，从该侧面熔融的材料将前端部(1A)的侧面和结晶生长区域(2U)的上表面物理连接。在结晶制造装置中，原料熔融用辐射热是从电阻加热器(R)放射的。
-
公开(公告)号：CN112005384B
公开(公告)日：2024-02-23
申请号：CN201980024311.2
申请日：2019-03-11
Applicant: TDK株式会社 , 株式会社田村制作所 , 诺维晶科股份有限公司
IPC: H01L29/872 , H01L29/06 , H01L29/24 , H01L29/41 , H01L29/47
Abstract: 本发明提供一种难以产生电场集中引起的绝缘破坏的肖特基势垒二极管，具备：由氧化镓构成的半导体基板(20)、设置于半导体基板(20)上的由氧化镓构成的漂移层(30)、与漂移层30肖特基接触的阳极电极(40)、与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有在俯视时包围阳极电极(40)的外周沟道(10)，外周沟道(11)而埋入。这样，如果设置利用漂移层(30)的逆导电型的半导体材料(11)埋入的外周沟道(10)，则电场由于外周沟道(10)的存在而被分散。由此，能够缓和阳极电极(40)的角部的电场(10)利用漂移层(30)的逆导电型的半导体材料
-
公开(公告)号：CN116888742A
公开(公告)日：2023-10-13
申请号：CN202280016967.1
申请日：2022-01-28
Applicant: TDK株式会社
IPC: H01L29/872
Abstract: 本发明的技术问题在于，防止使用氧化镓的肖特基势垒二极管的绝缘击穿。本发明的肖特基势垒二极管(11)具备：设置在半导体基板(20)上的漂移层(30)、阳极电极(40)和阴极电极(50)。设置在漂移层(30)的外周沟槽(61)的宽度(W1)比中心沟槽(62)的宽度(W2)宽。外周沟槽(61)的外周壁(S1)具有随着朝向外侧而接近垂直的弯曲形状，外周沟槽(61)的内周壁(S2)比外周壁(S1)更接近垂直。由此，在施加了逆向电压的情况下，在外周沟槽(61)的外周底部产生的电场被缓和。
-
公开(公告)号：CN111836920A
公开(公告)日：2020-10-27
申请号：CN201980018372.8
申请日：2019-01-25
Applicant: TDK株式会社
Abstract: 本发明的利用EFG法的单晶生长用的模具具备：下表面，其浸渍于添加有杂质的原料熔融液中；矩形状的上表面，其与晶种相对且具有长边和短边；以及多个狭缝部，其从下表面向上表面延伸，且使原料熔融液从下表面上升至上表面。多个狭缝部的上表面处的开口部的长边方向各自相互平行，且相对于上表面的长边不平行。
-
公开(公告)号：CN110521004A
公开(公告)日：2019-11-29
申请号：CN201880022742.0
申请日：2018-01-26
Applicant: TDK株式会社
IPC: H01L29/872 , H01L21/316 , H01L21/318 , H01L21/365 , H01L29/06 , H01L29/47
Abstract: 本发明提供沿着侧面的漏电流或侧面的破裂、缺口、裂开等难以产生的纵型结构的半导体装置。半导体装置具备：半导体层(20)，其具有第一及第二电极形成面(20a、20b)和侧面(20c)；阳极电极(40)，其形成于第一电极形成面(20a)；阴极电极(50)，其形成于第二电极形成面(20b)；绝缘膜(30)，其以覆盖第一边缘(E1)的方式从第一电极形成面(20a)遍及侧面(20c)连续地形成。根据本发明，因为半导体层(20)的侧面(20c)被绝缘膜(30)覆盖，所以沿着侧面(20c)的漏电流降低。另外，因为侧面(20c)被绝缘膜(30)保护，所以侧面(20c)的破裂、缺口、裂开等难以产生。
-
Patent Agency Ranking
公开(公告)号：CN118872078A
公开(公告)日：2024-10-29
申请号：CN202380026959.X
申请日：2023-01-11
Applicant: TDK株式会社
IPC: H01L29/872 , H01L29/47 , H01L29/861 , H01L29/868
Abstract: 本发明降低使用氧化镓的结势垒肖特基二极管的导通电阻。结势垒肖特基二极管(1)具备：由氧化镓构成的半导体基板(20)和漂移层(30)；与漂移层(30)接触的阳极电极(40)和p型半导体层(60)；与阳极电极(40)和漂移层(30)接触的n型半导体层(70)；设置在n型半导体层(70)与p型半导体层(60)之间的金属层(80)；和与半导体基板(20)接触的阴极电极(50)。由此，n型半导体层(70)作为电流路径发挥作用，所以在pn结部分流过正向电流为止的期间的导通电阻降低。
-
公开(公告)号：CN118872077A
公开(公告)日：2024-10-29
申请号：CN202380026950.9
申请日：2023-01-11
Applicant: TDK株式会社
IPC: H01L29/872 , H01L29/47 , H01L29/861 , H01L29/868
Abstract: 本发明提高使用氧化镓的结势垒肖特基二极管的浪涌耐受量。结势垒肖特基二极管(1)包括：由氧化镓构成的半导体基板(20)和漂移层(30)；与漂移层(30)接触的阳极电极(40)；与半导体基板(20)接触的阴极电极(50)；和与阳极电极(40)和漂移层(30)接触的p型半导体层(60)。p型半导体层(60)包含与阳极电极(40)接触的第一p型半导体层(61)和与漂移层(30)接触的第二p型半导体层(62)，第二p型半导体层(62)的价带上端能级比第一p型半导体层(61)的价带上端能级低。这样，由于使用了能级不同的两个p型半导体层(61)、(62)，所以能够提高浪涌耐受量。
-
公开(公告)号：CN116888743A
公开(公告)日：2023-10-13
申请号：CN202280016981.1
申请日：2022-01-28
Applicant: TDK株式会社
IPC: H01L29/872
Abstract: 本发明的技术问题在于，防止使用氧化镓的肖特基势垒二极管的绝缘击穿。本发明的肖特基势垒二极管(11)具备：设置在半导体基板(20)上的漂移层(30)、阳极电极(40)和阴极电极(50)。阳极电极(40)的一部分隔着绝缘膜(63)埋入外周沟槽(61)和中心沟槽(62)内。绝缘膜(63)随着朝向外侧而外周沟槽(61)的深度方向上的厚度变厚，由此，埋入外周沟槽(61)的阳极电极(40)的外周壁(S1)具有随着朝向外侧而接近垂直的弯曲形状。其结果是，在施加了逆向电压的情况下，在外周沟槽(61)的外周底部产生的电场被缓和。
-
公开(公告)号：CN112913035B
公开(公告)日：2023-08-22
申请号：CN201980070324.3
申请日：2019-10-09
Applicant: TDK株式会社 , 株式会社田村制作所 , 诺维晶科股份有限公司
IPC: H01L29/872 , H01L29/06 , H01L29/41 , H01L29/47
Abstract: 本发明提供不容易产生电场集中导致的绝缘破坏的肖特基势垒二极管。基于本发明的肖特基势垒二极管，其包括：由氧化镓构成的半导体基板(20)；设置在半导体基板(20)上的由氧化镓构成的漂移层(30)；与漂移层(30)肖特基接触的阳极电极(40)；与半导体基板(20)欧姆接触的阴极电极(50)；设置在漂移层(30)上的、在俯视时包围阳极电极(40)的绝缘层(80)；和与漂移层(30)相反导电型的半导体层(70)，其设置在位于阳极电极(40)与绝缘层(80)之间的漂移层(30)的表面、以及绝缘层(80)上。
-
公开(公告)号：CN109923678A
公开(公告)日：2019-06-21
申请号：CN201780068998.0
申请日：2017-09-11
Applicant: TDK株式会社
IPC: H01L29/872 , H01L21/28 , H01L29/41 , H01L29/47
Abstract: 本发明的课题是在确保使用氧化镓的肖特基势垒二极管的机械强度和操作性的同时，抑制发热，提高散热性。解决该课题的方案是：本发明包括：由氧化镓构成的半导体基板(20)，其在第二表面(22)侧设置有凹部(23)；由氧化镓构成的外延层(30)，其设置在半导体基板的第一表面(21)上；阳极电极(40)，其设置在从层叠方向看与凹部(23)重叠的位置，与外延层(30)肖特基接触；和阴极电极(50)，其设置在半导体基板(20)的凹部(23)内，与半导体基板(20)欧姆接触。根据本发明，因为流动正向电流的部分的厚度有选择地变薄，所以能够在确保机械强度和操作性的同时，降低发热，提高散热性。因此，尽管使用热导率低的氧化镓，也能够抑制元件的温度上升。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.021 seconds)
