-
公开(公告)号：CN107066329A
公开(公告)日：2017-08-18
申请号：CN201610973476.2
申请日：2016-10-28
Applicant: 瑞萨电子株式会社
CPC classification number: G06F13/362 , G06F13/4022 , G06F15/17312 , G06F15/7807 , G06F9/5044 , G06F9/526
Abstract: 本发明涉及一种半导体装置以及半导体装置的控制方法。在半导体装置中，减小了当使用共享资源时进行仲裁所需的CPU的负荷。所述半导体装置包括CPU部件和硬件IP。在CPU部件中，执行软件模块。所述硬件IP包括存储单元、仲裁单元和计算单元。所述存储单元包括分别接收软件模块发送的操作请求的控制接收单元。计算单元基于从所述控制接收单元发送的操作请求来执行处理。所述仲裁单元控制在所述控制接收单元和所述计算单元之间的信息传输，使得所述计算单元只从所述控制接收单元中的任一个接收操作请求。
-
公开(公告)号：CN106919514A
公开(公告)日：2017-07-04
申请号：CN201611201981.1
申请日：2016-12-23
Applicant: 瑞萨电子株式会社
IPC: G06F12/04 , G06F12/0877 , G06F12/0893
CPC classification number: G06F12/0875 , G06F3/0604 , G06F3/0638 , G06F3/0673 , G06F12/023 , G06F12/0862 , G06F2212/1024 , G06F2212/1044 , G06F2212/302 , G06F2212/401 , G06F2212/466 , G06F2212/60 , G06F12/04 , G06F12/0877 , G06F12/0893
Abstract: 公开了半导体装置、数据处理系统及半导体装置控制方法。减少由未包括在压缩数据中的辅助信息的读取导致的总线/存储器带宽消耗。存储器储存压缩数据和用于读取压缩数据的辅助信息。半导体装置包括高速缓存，其中储存在存储器中储存的辅助信息；控制单元，当接收用于读取存储器中储存的压缩数据的读取请求时，如关于压缩数据的辅助信息储存在高速缓存中则从高速缓存读取关于压缩数据的辅助信息，如关于压缩数据的辅助信息未储存在高速缓存中则从存储器读取关于压缩数据的辅助信息并将其储存在高速缓存中，以及控制单元使用关于压缩数据的辅助信息从存储器读取压缩数据；展开单元，展开从存储器读取的压缩数据。
-
公开(公告)号：CN106028041A
公开(公告)日：2016-10-12
申请号：CN201610051676.2
申请日：2016-01-26
Applicant: 瑞萨电子株式会社
IPC: H04N19/436 , H04N19/176
Abstract: 提供了处理设备及其控制方法。提供在处理单元之间传输数据的多个传输模块(402‑0到402‑M)，以便分别对应于多个处理单元(401‑0到401‑M)。对于处理单元(401‑0到401‑M)中的每一个，第一环形总线(403‑0到403‑M)连接对应的处理单元内的子单元和对应于该处理单元的传输模块，以便对应的处理单元内的子单元和对应于该处理单元的传输模块形成环形形状。多个传输模块(402‑0到402‑M)被连接，以便多个传输模块(402‑0到402‑M)通过第二环形总线(404)来形成环形形状。
-
公开(公告)号：CN105847819A
公开(公告)日：2016-08-10
申请号：CN201510969813.6
申请日：2015-12-22
Applicant: 瑞萨电子株式会社
IPC: H04N19/423
Abstract: 本发明涉及图像处理设备和半导体设备。在图像处理设备中，运动图像解码处理从输入流提取待解码的目标图像的特征量，并且基于所述特征量，改变从外部存储器到高速缓存存储器的高速缓存填充的读取大小。所述特征量代表例如一个图片(帧或场)中的帧内宏块比例或运动向量变化。当帧内宏块比例高时，所述高速缓存填充的读取大小减小。
-
公开(公告)号：CN102282851B
公开(公告)日：2015-04-29
申请号：CN200980154636.9
申请日：2009-01-15
Applicant: 瑞萨电子株式会社
IPC: H04N19/61 , H04N19/593 , H04N19/11 , H04N19/44
CPC classification number: H04N19/11 , H04N19/44 , H04N19/583 , H04N19/593 , H04N19/61
Abstract: 本发明提供一种图像处理装置。其采用解码器，所述解码器在从数据流抽取的向量信息所示的预测块与解码对象块之间存在像素重叠的情况下，代替该重叠部分，将位于从重叠部分开始基于上述向量信息的向量的成倍数增加位置并且位于解码处理已结束的部分的像素信息作为预测信号，在根据上述数据流所得到的差分图像数据上加上上述预测信号，来生成再现图像数据。该解码器被用于帧内解码装置、编码装置的局部解码器等中。根据图像反复模式的原理，成倍数增加的位置的像素成为类似的像素，因此能够进行效率良好的解码处理。
-
Patent Agency Ranking
公开(公告)号：CN104284197A
公开(公告)日：2015-01-14
申请号：CN201410320754.5
申请日：2014-07-07
Applicant: 瑞萨电子株式会社
IPC: H04N19/61 , H04N19/513
CPC classification number: H04N19/521 , H04N19/105 , H04N19/167 , H04N19/174 , H04N19/436 , H04N19/51 , H04N19/55 , H04N19/86
Abstract: 为了减少在视频编码方法中引入的瓦片边界处生成的噪声等。在运动矢量检测单元中，一个图片中包括的第一瓦片视频信号和第二瓦片视频信号被供给第一检测单元和第二检测单元，并且参考图像从帧存储器供给第一检测单元和第二检测单元。第一检测单元通过帧间预测来执行包括对第一瓦片中的许多视频信号当中的、位于第一瓦片与另一瓦片之间的瓦片边界上或附近的视频信号的处理。在此处理中，第一检测单元生成运动矢量以便优选参考从帧存储器读出的参考图像当中的、不同于第一瓦片的另一瓦片中包括的参考图像。
-
-
公开(公告)号：CN109785880B
公开(公告)日：2023-09-29
申请号：CN201811326029.3
申请日：2018-11-08
Applicant: 瑞萨电子株式会社
IPC: G11C11/409
Abstract: 本发明的实施例涉及半导体器件、数据处理系统、数据读取方法以及数据读取程序。本发明提供一种抑制处理延迟的半导体器件。该半导体器件配备有：多个读取单元，该多个读取单元读取在具有多个存储体的存储器中跨该多个存储体存储的数据；以及访问方法管理部分，当读取单元中的一个读取单元读取数据时，该访问方法管理部分根据除该一个读取单元之外的读取单元的操作情况，确定读取开始存储体编号为要开始读取的存储体编号，并且将所确定的读取开始存储体编号指示给该一个读取单元。
-
公开(公告)号：CN109726034B
公开(公告)日：2023-04-11
申请号：CN201811270546.3
申请日：2018-10-29
Applicant: 瑞萨电子株式会社
IPC: G06F11/10
Abstract: 本发明提供了数据处理设备，其在数据和错误控制编码要被存储在存储器中的情况下，减少存储器访问量。处理设备包括数据压缩部分、编码生成部分、绑定部分和传输部分。数据压缩部分通过对要存储在存储器中的并且具有预定数据长度的第一数据进行预定压缩处理来生成第二数据。编码生成部分生成针对第一数据或第二数据的错误控制编码。绑定部分通过将由数据压缩部分生成的第二数据绑定到由编码生成部分生成的错误控制编码来生成第三数据。传输部分以预定数据长度为单位向存储器传输由绑定部分生成的第三数据。
-
公开(公告)号：CN107066329B
公开(公告)日：2022-06-14
申请号：CN201610973476.2
申请日：2016-10-28
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及一种半导体装置以及半导体装置的控制方法。在半导体装置中，减小了当使用共享资源时进行仲裁所需的CPU的负荷。所述半导体装置包括CPU部件和硬件IP。在CPU部件中，执行软件模块。所述硬件IP包括存储单元、仲裁单元和计算单元。所述存储单元包括分别接收软件模块发送的操作请求的控制接收单元。计算单元基于从所述控制接收单元发送的操作请求来执行处理。所述仲裁单元控制在所述控制接收单元和所述计算单元之间的信息传输，使得所述计算单元只从所述控制接收单元中的任一个接收操作请求。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.054 seconds)
