-
公开(公告)号：CN106028041B
公开(公告)日：2020-10-30
申请号：CN201610051676.2
申请日：2016-01-26
Applicant: 瑞萨电子株式会社
IPC: H04N19/436 , H04N19/176
Abstract: 提供了处理设备及其控制方法。提供在处理单元之间传输数据的多个传输模块(402‑0到402‑M)，以便分别对应于多个处理单元(401‑0到401‑M)。对于处理单元(401‑0到401‑M)中的每一个，第一环形总线(403‑0到403‑M)连接对应的处理单元内的子单元和对应于该处理单元的传输模块，以便对应的处理单元内的子单元和对应于该处理单元的传输模块形成环形形状。多个传输模块(402‑0到402‑M)被连接，以便多个传输模块(402‑0到402‑M)通过第二环形总线(404)来形成环形形状。
-
公开(公告)号：CN106355543A
公开(公告)日：2017-01-25
申请号：CN201610556581.6
申请日：2016-07-14
Applicant: 瑞萨电子株式会社
CPC classification number: G06F13/28 , H04N19/184 , H04N19/188 , H04N19/42 , H04N19/423 , H04N19/436 , G06T1/20 , G06F9/30101
Abstract: 本发明提供了一种数据处理系统，包括：多个数据处理装置，该多个数据处理装置基于初始设置数据并行地进行数据处理。数据处理装置各自具有唯一的ID，并且包括存储初始设置数据的多个寄存器和传送电路。传送电路接收数据包，该数据包包括作为初始设置数据的有效负载、共享信息、目的地ID和目的地地址，并且，当共享信息指示有效负载是将被共同地设置到包括其自己的数据处理装置的多个数据处理装置中的初始设置数据时，将有效负载传送至目的地地址所指示的寄存器，而不考虑在目的地ID与其自己的ID之间的不匹配。
-
公开(公告)号：CN105763872A
公开(公告)日：2016-07-13
申请号：CN201510875698.6
申请日：2015-12-03
Applicant: 瑞萨电子株式会社
Abstract: 视频编码/解码系统及其诊断方法。视频编码/解码系统包括视频编码装置和视频解码装置。视频编码装置包括用于对诊断图像或正常图像进行编码的编码部分。视频解码装置包括：解码部分，用于对由编码部分编码的图像进行解码；校验信号产生部分，用于产生解码图像的校验信号；存储部分，用于存储诊断图像的校验信号的预期值或由校验信号产生部分产生的校验信号；和比较部分，用于将存储在存储部分中的校验信号与由校验信号产生部分产生的校验信号进行比较，以便检测从视频编码装置的图像输入部分到视频解码装置的图像输出部分的所有路径中的故障。
-
公开(公告)号：CN109582589B
公开(公告)日：2023-12-15
申请号：CN201811124361.1
申请日：2018-09-26
Applicant: 瑞萨电子株式会社
IPC: G06F12/02 , G06F12/0882
Abstract: 本公开的实施例涉及半导体设备及存储器访问方法。关于存储压缩数据的区域与存储访问压缩数据所需的辅助信息的区域之间的关联，需要通过软件管理每个处理单元的关联，使得处理变得复杂。在存储空间上限定包括压缩数据存储区域的管理单元存储区域和包括辅助信息的辅助信息存储区域。通过根据指示存储器上设置管理单元存储空间的位置的地址计算辅助信息地址，辅助信息存储区域的地址、压缩数据的地址、压缩数据以及辅助信息彼此相关联，并且读取辅助信息。
-
公开(公告)号：CN107820086B
公开(公告)日：2023-08-18
申请号：CN201710600897.5
申请日：2017-07-21
Applicant: 瑞萨电子株式会社
IPC: H04N19/17 , H04N21/845
Abstract: 本发明涉及半导体装置、移动图像处理系统、控制半导体装置的方法。可以平滑地移动显示区域。半导体装置顺序地接收多个整体图像，每个整体图像包括多个小画面图像，并且每个整体图像在时间上是连续的并且形成移动图像；并且对接收到的整体图像进行解码。这里，半导体装置包括：接收单元，接收包括小画面图像的整体图像；确定单元，确定包括要解码的小画面图像并且被包括在整体图像中的解码区域；和，解码单元，解码由确定单元确定并且被包括在整体图像中的解码区域中的小画面图像。当在解码区域中出现帧内帧的小画面图像时，确定单元确定新的解码区域。
-
Patent Agency Ranking
公开(公告)号：CN105245899B
公开(公告)日：2021-06-29
申请号：CN201510393593.7
申请日：2015-07-07
Applicant: 瑞萨电子株式会社
IPC: H04N19/423 , H04N19/433 , H04N19/176
Abstract: 本发明涉及图片编码设备、图片解码设备和图片通信系统。在图片编码设备和图片解码设备中，对参考帧存储器的访问被抑制。图片编码设备由用于图片内编码的第一编码器、用于图片间编码的第二编码器和中间缓冲器组成。由第一编码器生成的本地解码图片作为参考图片被存储在中间缓冲器中，并且第二编码器的图片间编码通过参考中间缓冲器中的本地解码图片执行。图片解码设备由用于图片内解码的第一解码器、用于图片间解码的第二解码器和中间缓冲器组成。由第一解码器生成的本地解码图片作为参考图片被存储在中间缓冲器中，并且第二解码器的图片间解码通过参考中间缓冲器中的本地解码图片执行。
-
公开(公告)号：CN109582589A
公开(公告)日：2019-04-05
申请号：CN201811124361.1
申请日：2018-09-26
Applicant: 瑞萨电子株式会社
IPC: G06F12/02 , G06F12/0882
Abstract: 本公开的实施例涉及半导体设备及存储器访问方法。关于存储压缩数据的区域与存储访问压缩数据所需的辅助信息的区域之间的关联，需要通过软件管理每个处理单元的关联，使得处理变得复杂。在存储空间上限定包括压缩数据存储区域的管理单元存储区域和包括辅助信息的辅助信息存储区域。通过根据指示存储器上设置管理单元存储空间的位置的地址计算辅助信息地址，辅助信息存储区域的地址、压缩数据的地址、压缩数据以及辅助信息彼此相关联，并且读取辅助信息。
-
公开(公告)号：CN106164877A
公开(公告)日：2016-11-23
申请号：CN201580001866.7
申请日：2015-03-12
Applicant: 瑞萨电子株式会社
IPC: G06F13/00
CPC classification number: G06F13/4221 , G06F13/00 , G06F13/4009 , G06F13/4027
Abstract: 数据选择器电路(2)将包括多种类型的数据的数据的集合划分成所述多种类型的数据。第一压缩电路(4a)和第二压缩电路(4b)按照所述多种类型的数据中的每个，彼此并行地分别压缩所述多种类型的数据。第一压缩电路(4a)压缩数据(b1)并且得到压缩数据(b2)。第二压缩电路(4b)压缩数据(c1)并且得到压缩数据(c2)。数据发送电路(6)将压缩数据(b2)和压缩数据(c2)发送到终端。
-
公开(公告)号：CN106028041A
公开(公告)日：2016-10-12
申请号：CN201610051676.2
申请日：2016-01-26
Applicant: 瑞萨电子株式会社
IPC: H04N19/436 , H04N19/176
Abstract: 提供了处理设备及其控制方法。提供在处理单元之间传输数据的多个传输模块(402‑0到402‑M)，以便分别对应于多个处理单元(401‑0到401‑M)。对于处理单元(401‑0到401‑M)中的每一个，第一环形总线(403‑0到403‑M)连接对应的处理单元内的子单元和对应于该处理单元的传输模块，以便对应的处理单元内的子单元和对应于该处理单元的传输模块形成环形形状。多个传输模块(402‑0到402‑M)被连接，以便多个传输模块(402‑0到402‑M)通过第二环形总线(404)来形成环形形状。
-
公开(公告)号：CN105847819A
公开(公告)日：2016-08-10
申请号：CN201510969813.6
申请日：2015-12-22
Applicant: 瑞萨电子株式会社
IPC: H04N19/423
Abstract: 本发明涉及图像处理设备和半导体设备。在图像处理设备中，运动图像解码处理从输入流提取待解码的目标图像的特征量，并且基于所述特征量，改变从外部存储器到高速缓存存储器的高速缓存填充的读取大小。所述特征量代表例如一个图片(帧或场)中的帧内宏块比例或运动向量变化。当帧内宏块比例高时，所述高速缓存填充的读取大小减小。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.034 seconds)
