-
公开(公告)号：CN104811203A
公开(公告)日：2015-07-29
申请号：CN201510256338.8
申请日：2015-05-19
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/38
CPC classification number: H03M1/0809 , H03M1/00 , H03M1/0695 , H03M1/1023 , H03M1/12 , H03M1/144 , H03M1/204 , H03M1/282
Abstract: 本发明提供一种2bits per circle高速逐次逼近型模数转换器，包括开关S2、采样开关S1和S3、电容阵列DAC1和DAC2、比较器COMP1-COMP3、编码电路、与电容阵列DAC1对应的开关阵列SW1和与电容阵列DAC2对应的开关阵列SW2，以及移位寄存器和数字校正单元。本发明提供的模数转换器，相比于传统1bit per circle结构的逐次逼近型模数转换器其工作速度可以提高一倍，相比于传统2bit per circle结构的逐次逼近型模数转换器，可以在高位大电容不完全建立的情况下，继续进行逐次逼近过程并且不会因此发生错误，且不需要加入冗余位电容来补偿前级大电容建立不完全所造成的误差；且由于编码电路的存在，可以有效的实现从温度计码到二进制码的转换，并且还可通过随机化选通三个比较器来减小比较器所带来的固有误差。
-
公开(公告)号：CN104660264A
公开(公告)日：2015-05-27
申请号：CN201510125504.0
申请日：2015-03-20
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/38
CPC classification number: H03M1/442 , H03M1/068 , H03M1/069 , H03M1/1245 , H03M1/468
Abstract: 本发明提供一种具有带冗余位的非二进制电容阵列的模数转换器及芯片，其中，带冗余位的非二进制电容阵列包括共模电压端、模拟信号输入端、至少一冗余位电容和多个电容，将每个电容并联设置于共模电压端和模拟信号输入端之间，并以最高位到最低位/最低位到最高位的顺序对设置于共模电压端和模拟信号输入端之间的所有电容进行依次标记，且最低位电容至任一位电容所对应的容值总和必须大于等于与所述任一位电容相邻的高一位电容所对应的电容容值，并设定每个电容的容值与单位电容的容值之比为正整数。另外，本发明还将该电容阵列应用到模数转换器中或制成相应的芯片，这使得在后期芯片电路版图设计时可采用更加灵活的布局方式，降低了设计难度。
-
公开(公告)号：CN116317972A
公开(公告)日：2023-06-23
申请号：CN202310105773.5
申请日：2023-02-13
Applicant: 西安交通大学 , 中国电子科技集团公司第二十四研究所
Abstract: 一种高频带通前馈运算放大器电路及信号放大方法，电路结构包括由Gm1d跨导放大器构成一阶增益路径；由Gm1a跨导放大器、Gm2b跨导放大器以及Gm1c跨导放大器构成三阶增益路径；由Gm1a跨导放大器、Gm2a跨导放大器、Gm3a跨导放大器以及Gm1c跨导放大器构成四阶增益路径；所述的三阶增益路径、四阶增益路径与一阶增益路径并联连接；Gm2b跨导放大器与Gm2a跨导放大器、Gm3a跨导放大器构成的二阶通路并联连接。本发明通过前馈通路和多级级联实现了对带宽和相位的调整，在实现高增益的同时达到超宽带宽；在连续时间Sigma Delta调制器中，能够改善其信噪失真比，提升调制器的性能。
-
公开(公告)号：CN110289838B
公开(公告)日：2022-06-24
申请号：CN201910564951.4
申请日：2019-06-27
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供了一种比较器及模数转换器，所述比较器在传统预放大级的基础上引入了由开关、电容和开关控制逻辑组成的负载电容调整单元，电路结构非常简单，不会明显增加电路设计的开销；当比较器处于噪声敏感区域时，开关导通使得电容接入预放大级尾电流管漏极，在不降低预放大级带宽的情况下增加了输入管工作在饱和区的时间，降低了比较器的噪声，提升了比较器的精度；当比较器处于噪声不敏感区域或者复位阶段时，开关关断使得电容和预放大级尾电流管漏极断开，从而进一步提高了比较器的速度；同时，还引入了增益自举单元，形成了正反馈结构，增加了预放大级的增益和比较器速度；基于上述结构设计，降低了整个锁存器的静态功耗和时钟设计难度。
-
公开(公告)号：CN110247662B
公开(公告)日：2022-04-22
申请号：CN201810194993.9
申请日：2018-03-09
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开了一种高速低功耗比较器，包括输入NMOS管M1/M2，由NMOS管M4/M5和PMOS管M7/M8构成的锁存器结构，由NMOS管M6和PMOS管M9构成的复位控制开关，由NMOS管M3/M10/M11构成的下拉管；同时还包括反相器I0/I1/I2，延迟单元d1/d2，与门AND1/AND2，以及同或门XNOR；本发明通过在下拉管添加同或门进行控制，来防止tip和tin所在通路与下拉管导通产生静态功耗，以及增加两个复位开关，使输出Dp和Dn不至于被拉低至0或者拉高至Vdd，进而是比较器快速进入锁存，以此来到达电压变化小，电容反复少，功耗低的效果，此外，还可以将该噪声抑制比较器现有的逐次逼近型模数转换器和电子设备中，实现广泛的应用价值。
-
Patent Agency Ranking
公开(公告)号：CN109245768B
公开(公告)日：2022-04-05
申请号：CN201811120077.7
申请日：2018-09-19
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明属于模拟或数模混合集成电路技术领域，具体为一种具有高精度采样开关的SAR ADC；所述SAR ADC包括两组采样电容阵列和以及比较器；差分输入信号Vin和Vip对应连接到比较器的两个输入端，正端采样电容阵列的采样极板通过正端采样开关与Vin连接；负端采样电容阵列的采样极板通过负端采样开关与Vip连接；比较器的输出端连接基准电压；本发明在采样开关栅极和采样极板之间引入了一个交叉耦合电容，由于正负端采样开关的栅压值是关于一个共模电压对称，使得在采样结束时，正负端两个采样极板之间的电压变化量相等，而且这个变化量不会随着采样信号的变化而变化，从而提高了整个ADC的采样精度。
-
公开(公告)号：CN106921349B
公开(公告)日：2020-10-09
申请号：CN201710119495.3
申请日：2017-03-02
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种基于反相器结构的放大器,与传统放大器相比可以对输出端的电压变化进行补偿，在输出端的电压在工艺角发生变化的情况下，依然能够保持相对稳定，使放大器始终能提供相对稳定增益，同时本发明使输出端的直流工作点电压可以唯一确定，不需要额外的共模反馈电路；本发明具有结构简单，电路容易实现的优点，可以减少电压裕度的消耗，很适合低电源电压的应用，同时本发明既可以用于离散时间域的电路，也可以用于连续时间域的电路，大大提高了适用性。
-
公开(公告)号：CN109101074B
公开(公告)日：2020-07-07
申请号：CN201810821512.2
申请日：2018-07-24
Applicant: 中国电子科技集团公司第二十四研究所
IPC: G06F1/04
Abstract: 本发明公开了一种加入随机扰动的多相时钟生成电路，该时钟生成电路包括主时钟模块、随机信号生成模块和buffer矩阵开关模块；所述主时钟模块用于生成N条多相时钟信号；所述buffer矩阵开关模块用于在所述随机信号生成模块输出的随机控制信号控制下，对输入的所述N条多相时钟信号的传输路径进行随机切换，输出N条加入随机扰动的多相时钟信号。本发明通过加入随机扰动的方式，将时钟相位误差白化，仅仅损失少量信噪比，就能够实时消除多相时钟相位误差对高精度TI ADC性能的影响，且能够跟踪消除时钟相位误差随工作环境变化波动的影响，将固定频率处的误差杂散分量白化到噪底中，不打断TI ADC正常工作，设计实现简单，稳定度高。
-
公开(公告)号：CN110247664A
公开(公告)日：2019-09-17
申请号：CN201810195771.9
申请日：2018-03-09
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开了一种数字逻辑电路模块，应用于逐次逼近寄存器型模拟数字转换器中，所述数字逻辑电路模块包括多个分别由D触发器，延迟单元dly，反相器inv和与非门nand构成的单元电路，各所述单元电路依次级联，在逐次逼近过程中，每一次当比较器进入锁存相位，开始比较时，本发明所示数字逻辑电路同时被触发，通过电路设计，使得比较器的锁存延迟时间和数字逻辑电路的延迟时间相匹配，从而，数字逻辑电路的每一级输出信号可以逐次捕获比较器的比较结果，本发明相比于现有技术减小了一个比较器锁存过程的延迟时间，同时由于D触发器数目减少了一半，数字逻辑电路中，时钟信号的负载也减小了一半，进一步提高了数字逻辑电路的速度，降低了功耗。
-
公开(公告)号：CN109725385A
公开(公告)日：2019-05-07
申请号：CN201910148427.9
申请日：2019-02-28
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种基于波导光栅耦合器的光偏振态调整芯片，包括一个第一波导，用于向3dB分束器输入光源；两个第二波导，用于连接3dB分束器和热光调制器；两个第三波导，用于连接热光调制器和光衰减器；两个第四波导，用于连接光衰减器和模式转换器；一个3dB分束器；两个热光调制器；两个光衰减器；一个具有两个输入端口的波导光栅耦合器；两个模式转换器位于波导光栅耦合器的两个输出端口。本发明的一种基于波导光栅耦合器的光偏振态调整芯片，其所涉及的器件基于光波导器件，能够集成在同一衬底上，具有较高的集成度，有望在光通信、片上/片间光互连领域得到应用。
-
-
-
-
-
-
-
-
-
Search Results
126
records
(took 0.103 seconds)
