-
公开(公告)号：CN116092938A
公开(公告)日：2023-05-09
申请号：CN202211431331.1
申请日：2022-11-15
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/78 , H01L29/06 , B82Y10/00 , B82Y40/00
Abstract: 本发明提供一种堆叠纳米片环栅晶体管及其制备方法，具体包括：提供衬底，衬底一侧具有支撑部，在支撑部上具有交替层叠的牺牲层和沟道层，支撑部、牺牲层和沟道层构成鳍片；形成跨鳍片的假栅；在假栅两侧形成侧墙；在侧墙两侧形成源/漏区域；从源/漏区域向中心方向刻蚀掉牺牲层的边缘部分，形成内嵌的凹槽；沉积内侧墙介质，覆盖整个表面并充满凹槽；利用各向异性刻蚀，去除内侧墙介质位于水平方向上的部分；在源/漏区域的底部形成隔离层；利用各向同性刻蚀，去除内侧墙介质位于垂直方向上的部分；将沟道层进行外延生长，在隔离层上方形成源/漏极。本发明利用源/漏区域底部的隔离层，消除源漏之间的衬底寄生沟道。
-
公开(公告)号：CN111564441B
公开(公告)日：2023-04-18
申请号：CN202010280443.6
申请日：2020-04-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本申请涉及半导体技术领域，具体涉及一种半导体结构，包括：半导体衬底，于所半导体衬底内设置沟槽；埋入式栅堆叠，埋入式栅堆叠填充沟槽的下部；埋入式栅堆叠具有朝沟槽底部方向凹陷的顶表面。本申请的埋入式栅堆叠具有朝所述沟槽底部方向凹陷的顶表面，减小了埋入式栅堆叠(Gate)与源/漏区(S/D)之间的重叠部分，减少了GIDL电流,提高现有的半导体器件的可靠性。
-
公开(公告)号：CN112909167B
公开(公告)日：2023-04-07
申请号：CN202110266480.6
申请日：2021-03-10
Applicant: 中国科学院微电子研究所
IPC: H10N70/20
Abstract: 本发明公开了一种阻变存储器及其制备方法，属于阻变存储器技术领域，解决了现有技术中器件高低阻态及多值存储的实际控制困难、工艺重复性差的问题。本发明阻变存储器包括依次设置的底电极、阻变层、插入层、Ti薄膜和顶电极；所述插入层形成一个阻变层氧空位向Ti薄膜扩散的势垒层。本发明可以实现可控的高低阻态和多值存储特性。
-
公开(公告)号：CN115036263A
公开(公告)日：2022-09-09
申请号：CN202110248633.4
申请日：2021-03-05
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768
Abstract: 本发明提供了一种半导体器件及其制造方法，该半导体器件包括基底、以及形成在基底表面的金属线图案，该金属线图案包含多根间隔分布的金属线。金属线图案的上表面还覆盖有绝缘膜，且绝缘膜与基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔。通过在金属线图案的上表面覆盖绝缘膜，且绝缘膜与基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔，使相邻两根金属线之间通过两者之间的气体隔离腔作为绝缘隔离的绝缘介质，从而减小不同金属线之间的冗余电容，降低不同金属线之间的干扰，改善RC延迟现象，改善半导体器件的电特性劣化问题，提升半导体器件的电特性。
-
公开(公告)号：CN114743859A
公开(公告)日：2022-07-12
申请号：CN202110020457.9
申请日：2021-01-07
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/02 , H01L27/108
Abstract: 本发明涉及一种半导体结构及其制作方法。一种半导体结构，包括：半导体衬底，所述半导体衬底上形成有多晶硅层；所述多晶硅层表面形成有TixWy层，x、y分别指Ti和W的摩尔比，并且0＜x≤1.5，0＜y≤1.5；所述TixWy层的表面形成有导体金属层。一种半导体结构的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成多晶硅层；在所述多晶硅层表面溅射形成TixWy层，x、y分别指Ti和W的摩尔比，并且0＜x≤1.5，0＜y≤1.5；在所述TixWy层的表面形成导体金属层。本发明采用TixWy材料作为阻挡层进行金属化，解决了金属化工艺难度高、电阻不可靠、热稳定性不足等问题。
-
Patent Agency Ranking
公开(公告)号：CN114695164A
公开(公告)日：2022-07-01
申请号：CN202011619095.7
申请日：2020-12-31
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明提供一种晶圆寻边设备及寻边方法，包括：承载托盘放置在承载台上，承载托盘上设置有多个喷吹孔；承载台的内部设置有吹扫管道，吹扫管道用于喷发吹扫气体；吹扫管道包括边缘吹扫管道及中部吹扫管道，边缘吹扫管道与承载台的承载面之间具有预设的夹角；吹扫气体从夹角对应的管道中吹出作用于晶圆底面，使晶圆在承载托盘上方悬浮并旋转；如此，当需要对晶圆进行寻边时，吹扫气体使晶圆悬浮在承载托盘上方并旋转，在寻边过程中，晶圆是悬浮在承载托盘上方的，晶圆背面并没有和承载托盘直接接触，即使有某个晶圆背面被污染，也不会将污染物传递至托盘进而污染其他晶圆，避免处理腔室被污染，从而避免诱发晶圆出现颗粒，确保晶圆良率。
-
公开(公告)号：CN114679800A
公开(公告)日：2022-06-28
申请号：CN202011551339.2
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H05B3/06
Abstract: 本发明公开一种加热器及加热系统，涉及半导体设备技术领域，能够有效避免加热器因清洁气体腐蚀产生的变形。该加热器包括：加热体以及设在加热体上的导热的承载件；所述承载件为耐腐蚀承载件。本发明提供的一种加热器用于半导体器件、半导体芯片制造。
-
公开(公告)号：CN114628382A
公开(公告)日：2022-06-14
申请号：CN202011435924.6
申请日：2020-12-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请公开了一种用于防止图案歪曲的半导体装置及其形成方法，半导体装置包括：位于中心区域的多个依次排列的条型图案、位于中心区域的两个相对边缘的虚设图案，条型图案与虚设图案的形成条件均相同，每个条型图案的两端分别与各自对应的第一金属电连接，每个虚设图案的两端分别与各自对应的第二金属电连接，且第二金属用于连接电源；条型图案和虚设图案属于半导体装置的第一膜层，第一金属和第二金属属于半导体装置的第二膜层。由于第二金属与虚设图案一起作为一个半导体结构接入电源，为电源导入阱偏置电压，其效果不仅仅能减少条型图案的歪曲现象，还能为电源导入阱偏置电压，进而通过灵活运用虚设图案可以为半导体集成度的发展提供便利条件。
-
公开(公告)号：CN114496790A
公开(公告)日：2022-05-13
申请号：CN202011173860.7
申请日：2020-10-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 本发明实施例提供一种场效应晶体管及其制造方法，涉及半导体技术领域，可降低短沟道效应的影响。一种场效应晶体管的制造方法，所述场效应晶体管具有源区、漏区、以及沟道区；所述场效应晶体管的制造方法包括：在半导体衬底上形成栅极氧化层；在所述沟道区，沿所述沟道长度的方向，所述栅极氧化层中靠近所述源区的部分为第一部分，所述栅极氧化层中靠近所述漏区的部分为第二部分，所述第一部分的厚度小于所述第二部分的厚度。
-
公开(公告)号：CN114361061A
公开(公告)日：2022-04-15
申请号：CN202011091891.8
申请日：2020-10-13
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开了一种贴片装置以及贴片装置的控制方法，该贴片装置包括承载机构、检测机构、清洁机构和控制器，承载机构包括工作台，工作台上设有用于芯片放置的接触面，工作台能够转动，以翻转接触面，检测机构包括图像采集元件，图像采集元件间隔设置在工作台的底部，用于对接触面进行图像采集，清洁机构包括清洁刷，清洁刷间隔设置在工作台的底部，用于对接触面进行清洁，控制器分别与承载机构、检测机构和清洁机构电连接。通过检测机构与清洁机构的有效配合，从而有效清除了工作台接触面上的异物，进而避免了异物对半导体制造的影响，以提高产品的成品率。
-
-
-
-
-
-
-
-
-
Search Results
125
records
(took 0.071 seconds)
