公开(公告)号：CN1312582C

公开(公告)日：2007-04-25

申请号：CN03152256.4

申请日：2003-08-01

Applicant: 松下电器产业株式会社

Inventor： 瓶子岳人 ,  坂田俊幸 ,  小川一 ,  宫地凉子 ,  宫阪修二 ,  石川智一

IPC: G06F9/45

CPC classification number: G06F8/443 ,  G06F8/425 ,  G06F8/427 ,  G06F8/4441

Abstract: 提供了在源程序101中包括的运算符定义文件102等和将源程序101翻译成机器语言程序105的编译方法100。运算符定义文件102包括由类定义对各种定点类型运算符的定义。编译方法100可以有效地产生处理器执行的高级和专用指令，并通过扩展函数等来作出改进，而不频繁地重复编译方法本身的版本的更新。编译方法100由产生中间编码的中间编码产生单元121、用机器语言指令替代引用由运算符定义文件102定义的类的中间编码的机器语言指令替代单元122和执行以包括替代的机器语言指令的中间编码为目标的优化的优化单元130组成。

公开(公告)号：CN1862521A

公开(公告)日：2006-11-15

申请号：CN200510092463.6

申请日：2003-06-03

Applicant: 松下电器产业株式会社

Inventor： 田中哲也 ,  冈林羽月 ,  瓶子岳人 ,  小川一 ,  古贺义宏 ,  黑田学 ,  铃木正人 ,  清原督三 ,  田中健 ,  西田英志 ,  宫阪修二

IPC: G06F15/80

CPC classification number: G06F9/30014 ,  G06F9/30018 ,  G06F9/30036 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/3885 ,  G06F9/3887 ,  G06F15/8015

Abstract: 提供一种执行对作为SIMD运算对象的操作数位置的约束少、弹性高的SIMD运算的处理器。具备解码部(20)和运算部(40)等，若解码部(20)译码命令[vxaddh Rc，Ra，Rb]，则算术逻辑、比较运算器(41)等(i)将寄存器Ra的上位16位与寄存器Rb的下位16位相加，将结果存储在寄存器Rc的上位16位中，同时，(ii)将寄存器Ra的下位16位与寄存器Rb的上位16位相加，将结果存储在寄存器Rc的下位16位中。

公开(公告)号：CN1853172A

公开(公告)日：2006-10-25

申请号：CN200480027116.9

申请日：2004-11-02

Applicant: 松下电器产业株式会社

Inventor： 冈林叶月 ,  中西龙太 ,  田中哲也 ,  宫阪修二

IPC: G06F12/12 ,  G06F12/08

CPC classification number: G06F12/126 ,  G06F12/121

Abstract: 本发明的高速缓冲存储器包括：W标志设定部(40)，对于保持高速缓冲的单位数据的每个高速缓冲项目，将表示存取顺序的顺序数据与实际的存取顺序相反地进行变更；以及替换部(39)，根据变更后的顺序数据来选择并替换应替换的高速缓冲项目。

公开(公告)号：CN1655460A

公开(公告)日：2005-08-17

申请号：CN200510008084.4

申请日：2005-02-16

Applicant: 松下电器产业株式会社

Inventor： 宫阪修二

IPC: H03M7/42

CPC classification number: G06F12/121 ,  G06F12/126 ,  H03M7/425

Abstract: 信号处理装置(1)采用主存储器(10)的第1存储区域(11)及第2存储区域(12)的第1表格(13)和第2表格(14)进行解码处理。信号处理装置(1)具备：高速缓存器(34)，用来暂时存储第1表格(13)及第2表格(14)的数据；处理器(20)，用来经由高速缓存器34在第1存储区域(11)及第2存储区域(12)的至少之一中进行存取，以此读出数据；控制部(51)，用来在高速缓存器(34)中进行暂时存储的自由空间不足时，在高速缓存器(34)中确保自由空间；控制部(51)确保自由空间，以便第1存储区域(11)的数据比第2存储区域(12)的数据更优先地保持到高速缓存器(34)中。

公开(公告)号：CN1205599A

公开(公告)日：1999-01-20

申请号：CN98103250.8

申请日：1998-05-15

Applicant: 松下电器产业株式会社

Inventor： 松本正治 ,  片山崇 ,  末吉雅弘 ,  宫阪修二 ,  藤田刚史 ,  川村明久 ,  石户创 ,  音村英二 ,  中村刚

IPC: H04N7/26

CPC classification number: G10L21/055 ,  G10L19/00

Abstract: 本发明的压缩码译码设备包括:一个译码部分,用来接收压缩码信号块并进行译码;一个缓冲器部分,用来储存译码信号;一个再生时间获取部分,用来获取再生某一预定信号块的再生时间;一个输出部分,用来输出储存的译码信号;一个检测部分,用来检测预定的压缩码信号块是否已经被译码并输出;一个加法部分,产生一个同步时间;一个同步部分,用来将同步时间与当前时间进行比较;一个代码放弃部分;一个再生延迟部分。