-
公开(公告)号:CN1749955A
公开(公告)日:2006-03-22
申请号:CN200510113272.3
申请日:2005-07-06
Applicant: 松下电器产业株式会社
IPC: G06F9/38
CPC classification number: G06F9/3877 , G06F9/3885
Abstract: 一种具备主处理器和协处理器的运算处理装置,主处理器具有:根据运算指令进行运算时用于保存运算对象或结果的多个寄存器、和逐次解释指令并进行根据指令的控制的指令解释控制部,此指令解释控制部利用操作数来指定:在上述协处理器中应执行的运算处理的种类、表示保存该运算处理对象的第一寄存器的信息和表示应保存上述协处理器进行运算处理的结果的第二寄存器的信息,通过解释用于请求向协处理器的运算的1条指令即协处理器运算指令,从而进行下述控制:在上述协处理器中,将第一寄存器的内容作为运算处理对象以执行该种类的运算处理,进而将由上述协处理器生成的此运算处理结果写入第二寄存器。
-
公开(公告)号:CN1658186A
公开(公告)日:2005-08-24
申请号:CN200510009024.4
申请日:2005-02-16
Applicant: 松下电器产业株式会社
IPC: G06F15/80
CPC classification number: G06F9/3885 , G06F9/30181 , G06F9/3824 , G06F9/3826 , G06F9/3828 , G06F9/3887 , G06F15/8015
Abstract: 一种具有多个处理单元的处理器,具有进行指令的解码的译码器,上述各处理单元包括:传送模式存储部,存储了表示从任意的处理单元对该处理单元传送数据的所谓传送模式的值;传送部,在根据上述传送模式决定的处理单元之间进行数据传送;更新部,根据由上述译码器对当前指令的解码结果进行上述传送模式存储部的值的更新。
-
公开(公告)号:CN1655118A
公开(公告)日:2005-08-17
申请号:CN200410081755.5
申请日:2004-12-30
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/3853 , G06F9/30145 , G06F9/30156 , G06F9/3016 , G06F9/3822 , G06F9/3885
Abstract: 一种具有指令集的VLIW处理器,其尺寸减小以便需要较小的位数来指定寄存器。该VLIW处理器10包括寄存器文件12,第一至第三运算单元14a-14c等,并且执行特长指令字。该特长指令字包括寄存器指定字段,其指定寄存器文件12中最小的一个寄存器和多个指令。每个指令的操作数具有src1 src2和dst位,指示由寄存器指定字段指定的寄存器是否将被用作源寄存器和目的寄存器。
-
公开(公告)号:CN1497435A
公开(公告)日:2004-05-19
申请号:CN03160365.3
申请日:2003-09-25
Applicant: 松下电器产业株式会社
IPC: G06F9/38
CPC classification number: G06F9/30025 , G06F9/30014 , G06F9/30021 , G06F9/30036 , G06F9/30094 , G06F9/30145 , G06F9/3016 , G06F9/30167
Abstract: 本发明提供一种执行高性能SIMD运算的处理器等。其具备解码部(20)与运算部(40)等,一旦解码部(20)译码指令vcchk,则运算部(40)等判断条件标志寄存器CFR(32)的矢量条件标志VC0-VC3(110)是否全部为0,在全部为0的情况下,分别将条件标志寄存器CFR(32)的条件标志C4及C5设为1及0,在不全部为0的情况下,分别将条件标志C4及C5设为0及1。另外,在条件标志C0-C3中存储矢量条件标志VC0-VC3。
-
-
-