公开(公告)号：CN110521003A

公开(公告)日：2019-11-29

申请号：CN201880021738.2

申请日：2018-03-19

Applicant: 夏普株式会社

Inventor： 上田辉幸 ,  北川英树 ,  大东彻 ,  今井元 ,  铃木正彦 ,  西宫节治 ,  菊池哲郎 ,  伊藤俊克 ,  原健吾

IPC: H01L29/786 ,  G09F9/00 ,  G09F9/30 ,  H01L21/28 ,  H01L27/32 ,  H01L29/423 ,  H01L29/49 ,  H01L51/50

Abstract: 有源矩阵基板的氧化物半导体TFT(201)具有：氧化物半导体层(107)；上部栅极电极(112)，其隔着栅极绝缘层配置在氧化物半导体层的一部分上；以及源极电极(113)和漏极电极(114)，氧化物半导体层(107)在从基板的法线方向观看时包含：第1部分(p1)，其与上部栅极电极重叠；以及第2部分(p2)，其位于第1部分与源极接触区域或漏极接触区域之间，栅极绝缘层未覆盖第2部分，上部栅极电极(112)具有包含与栅极绝缘层接触的合金层(112L)和配置在合金层上的金属层(112U)的层叠结构，金属层由第1金属元素M形成，合金层由包含第1金属元素M的合金形成，第1金属元素M是Cu、Mo或Cr。

公开(公告)号：CN109683408A

公开(公告)日：2019-04-26

申请号：CN201811197186.9

申请日：2018-10-15

Applicant: 夏普株式会社

Inventor： 伊藤俊克 ,  大东彻 ,  今井元 ,  前田昌纪 ,  北川英树 ,  原义仁 ,  川崎达也

IPC: G02F1/1362 ,  G02F1/1343 ,  G02F1/1333

CPC classification number: G02F1/13338 ,  G02F1/134309 ,  G02F1/13439 ,  G02F1/136227 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/133357 ,  G02F2001/134372 ,  G02F2001/136295 ,  H01L21/32133 ,  H01L27/124 ,  H01L27/1262 ,  H01L29/4908 ,  G02F1/1343

Abstract: 提供一种显示面板用基板的制造方法，能削减工序数。其特征在于，具备：透明导电膜形成工序，在覆盖设置于玻璃基板(31)的TFT(32)的平坦化膜(47)上形成透明导电膜(51)；金属膜形成工序，在透明导电膜形成工序之后进行，以覆盖透明导电膜(51)的形式形成金属膜(52)；配线形成工序，在金属膜形成工序之后进行，通过对金属膜(52)进行蚀刻而形成配线(50)；以及透明电极形成工序，在配线形成工序之后进行，通过对透明导电膜(51)进行蚀刻而形成与配线(50)连接的像素电极(33)。

公开(公告)号：CN109599362A

公开(公告)日：2019-04-09

申请号：CN201811125993.X

申请日：2018-09-26

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  大东彻 ,  今井元 ,  铃木正彦 ,  西宫节治 ,  上田辉幸 ,  原健吾

IPC: H01L21/77 ,  H01L27/12

Abstract: 一种薄膜晶体管基板的制造方法和薄膜晶体管基板，提高开口率并且缓和台阶。阵列基板的制造方法具备：第1金属膜形成工序；栅极绝缘膜形成工序；半导体膜形成工序；第2金属膜形成工序；光致抗蚀剂膜形成工序，使用半色调掩模将形成在第2金属膜的上层侧的光致抗蚀剂膜图案化；第1蚀刻工序，将第2金属膜中的与光致抗蚀剂膜不重叠的部分选择性地除去；低电阻化工序，将半导体膜中的与光致抗蚀剂膜不重叠的像素电极构成部选择性地进行低电阻化处理而形成像素电极；第2膜厚部除去工序，将光致抗蚀剂膜的第2膜厚部选择性地除去；以及第2蚀刻工序，将与光致抗蚀剂膜的第1膜厚部不重叠的第2金属膜的电极间部选择性地除去。