-
公开(公告)号：CN116719505A
公开(公告)日：2023-09-08
申请号：CN202310477985.6
申请日：2023-04-28
Applicant: 北京大学
Abstract: 本发明提供一种随机矩阵向量乘加运算系统及其运算方法，其中的运算系统包括输入比特流生成单元、权重比特流生成单元以及存储器阵列，输入比特流生成单元用于根据预设输入向量生成相应的输入随机比特流的脉冲序列，权重比特流生成单元用于根据预设权重矩阵生成相应的权重随机比特流的脉冲序列；输入随机比特流的脉冲序列和权重随机比特流的脉冲序列分别施加在存储器阵列的字线和位线；存储器阵列的各存储器件处的输入随机比特流与权重随机比特流的乘加结果存于对应的存储器件的电导值中。本发明提供的随机矩阵向量乘加运算系统及其运算方法能够解决随机计算中传统的乘加计算单元运算速度慢、并行程度低且硬件开销大的问题。
-
公开(公告)号：CN116719504A
公开(公告)日：2023-09-08
申请号：CN202310477982.2
申请日：2023-04-28
Applicant: 北京大学
Abstract: 本发明提供一种存内矩阵向量乘加运算系统及其运算方法，其中的运算系统包括半导体器件阵列、输入脉冲产生单元以及输出提取单元；半导体器件阵列中的各列半导体器件的阻变模式由预设权重值确定；输入脉冲产生单元用于根据预设输入向量中的各输入值产生不同幅值或脉宽的输入脉冲，并将各输入脉冲依次并行写入半导体器件阵列中的对应列的半导体器件中；输出提取单元用于依次提取半导体器件阵列的各列的输出比特流加和，以得到输出向量的各输出值。本发明能够解决随机计算中传统的乘加计算单元运算速度慢，而使用共享FSM和计数器实现并行MAC硬件又存在硬件开销大，导致电路功耗、延迟增大的问题。
-
公开(公告)号：CN116486857A
公开(公告)日：2023-07-25
申请号：CN202310555036.5
申请日：2023-05-17
Applicant: 北京大学
Abstract: 本发明提供了一种基于电荷再分配的存内计算电路，属于半导体(Semiconductor)和CMOS超大规模集成电路(ULSI)中的非挥发性存储器(Non‑volatile Memory)与存内计算(Compute‑In‑Memory)技术领域。本发明基于电荷再分配的存内计算电路，利用电荷再分配实现向量矩阵乘法计算，整个计算过程中只有电荷转移过程且没有直流电流，极大降低计算功耗；本发明中的多功能输出单元及外围电路，同时具备钳位求和、正负列求差、模拟移位相加与模数转换功能，相比分别独立实现以上模块，降低了系统面积开销。
-
公开(公告)号：CN116208180A
公开(公告)日：2023-06-02
申请号：CN202310192640.6
申请日：2023-02-24
Applicant: 北京大学
Abstract: 本发明提供了一种BCH码高效并行编解码方法，属于存储器和纠错编码领域中的BCH编解码电路实现技术领域。本发明与以往查表法不同的是，对于n位编码字长度、k位数据位、t位纠错能力的(n，k，t)BCH码，本发明只需要存储k个n‑k位校验矩阵列向量的值，通过这k个n‑k位校验矩阵列向量与S伴随式值进行t轮按位异或，由按位异或值得出接收码字所对应的差错图样，并加以纠正。本发明属于硬件层面的编码和译码实现，可在一拍内完成，减少迭代算法带来的多拍译码延时，实现了BCH编译码的并行化，同时简化了编译码过程，实现资源占用的减少。
-
公开(公告)号：CN116107963A
公开(公告)日：2023-05-12
申请号：CN202310131821.8
申请日：2023-02-17
Abstract: 本发明公开了一种基于忆阻器的存内逻辑电路、存内逻辑计算系统及应用，属于集成电路技术领域，存内逻辑电路包括：相互并联的第一存储单元和第二存储单元、及产生逻辑运算结果的灵敏放大器；两个存储单元包括串联连接的忆阻器和MOS选通管；用两个忆阻器的阻值态表示第一组逻辑输入信号，两个MOS选通管栅极施加的电位信号表示第二组逻辑输入信号。还提供了一种存内逻辑计算系统及应用。本发明的存内逻辑电路具有结构简单、能够实现非破坏性逻辑计算，将其应用在存内逻辑计算系统中，能够避免忆阻器频繁擦写带来的器件老化对忆阻器计算系统造成的可靠性影响，在提高逻辑计算单元与忆阻器阵列兼容性的同时，能够保证逻辑运算单元可编程的性能。
-
Patent Agency Ranking
公开(公告)号：CN115906976A
公开(公告)日：2023-04-04
申请号：CN202211461099.6
申请日：2022-11-16
Applicant: 北京大学
Abstract: 本发明提出了一种全模拟向量矩阵乘法存内计算电路及其应用，属于半导体和CMOS超大规模集成电路中存内计算技术领域。该电路包括输入电路、阵列、输出钳位电路和模拟移位相加单元，输入电路对模拟输入进行采样并保持，然后输入阵列，阵列采用阻性器件，以电导的形式存储权重，根据基尔霍夫定律与欧姆定律，模拟输入和电导进行相乘，完成输入与权重的向量矩阵乘法，输出钳位电路将阵列输出点钳位到零电平，并将电流形式的计算结果转换为电压形式输出，采用模拟移位相加单元电路将各列的计算结果移位相加以完成进位计算。本发明与传统以数模混合计算方式工作的存内计算电路不同，完全工作在模拟域，存内计算电路的面积与功耗问题得到有效改善。
-
公开(公告)号：CN110751279B
公开(公告)日：2022-10-14
申请号：CN201910822008.9
申请日：2019-09-02
Applicant: 北京大学
Abstract: 本发明涉及一种铁电电容耦合神经网络电路结构及神经网络中向量与矩阵的乘法运算方法。该铁电电容耦合神经网络电路结构包括基于铁电电容的权值阵列，以及与权值阵列连接的外部电路结构；权值阵列的每一个权值单元包含一个场效应晶体管和一个铁电电容。外部电路结构包括多路选择器和神经元电路。将训练好的神经网络的权值预先写入到权值矩阵中；使用互补时钟控制多路选择器和神经元电路中的开关，实现神经网络中向量与矩阵的乘法运算。本发明利用铁电电容的非易失多值特性，通过电容电荷积累与电荷重分配的特性，可以高速度、低功耗地完成向量与矩阵的乘法，电路结构简单，与现有CMOS工艺兼容，对未来神经网络加速芯片的研究有着重要意义。
-
-
公开(公告)号：CN113421963A
公开(公告)日：2021-09-21
申请号：CN202110647502.3
申请日：2021-06-10
IPC: H01L45/00
Abstract: 本发明公开了一种低功耗三维阻变存储器，在阻变存储器的电极与阻变薄膜之间插入了一层石墨烯阻挡层，所述石墨烯阻挡层为化学气相淀积法制备的石墨烯薄膜，其中存在少量纳米缺陷孔。该石墨烯阻挡层可以限制电极金属往阻变层的移动，使金属只能从少量的缺陷孔中通过，限制金属导电细丝的生长。因此，器件在数据写入过程中只能形成较细、较少的金属导电细丝，从而在数据擦除过程中大幅降低数据擦除电流，显著降低阻变存储器的功耗。
-
公开(公告)号：CN109728160B
公开(公告)日：2020-09-08
申请号：CN201811555663.4
申请日：2018-12-19
Applicant: 北京大学
Abstract: 本发明公布了一种氧化物忆阻器及其集成方法，基于当前集成电路制造业标准CMOS后端工艺，通过专门设计的工艺流程来来实现氧化物忆阻器的制备，减小忆阻器对后端工艺的影响，以更好地兼容后端工艺。本发明使得在普通传统CMOS工艺线上制作忆阻器及其阵列成为可能。此外，忆阻器有助于研究阻变机理、可靠性、耐久性等等大规模制备相关的能力，对于新一代存储器以及人工神经网络的研究有着重要意义。
-
-
-
-
-
-
-
-
-
Search Results
183
records
(took 0.022 seconds)
