-
公开(公告)号：CN119718444A
公开(公告)日：2025-03-28
申请号：CN202311257514.0
申请日：2023-09-27
Applicant: 中国科学院声学研究所 , 中科海网(苏州)网络科技有限公司 , 中科海网(成都)网络科技有限公司 , 郑州芯兰德网络科技有限公司
Abstract: 本发明涉及一种可编程交换设备中可配置流表的实现系统，包括：流表配置模块、流表表项更新模块、逻辑表配置模块、逻辑表表项更新模块、逻辑表键提取模块、逻辑表单元模块、资源池管理模块、交叉条模块和物理表资源池模块。流表配置模块将流表映射到逻辑表单元模块，逻辑表配置模块将逻辑表单元模块映射到物理表单元模块；流表配置模块动态配置流表的宽度和深度，逻辑表配置模块动态配置每个逻辑表单元模块的深度和宽度；每个逻辑表单元模块可占用的资源池内物理表单元模块数量有最大限制；每个逻辑表单元模块在所支持的档位范围内可以进行配置；交叉条模块采用部分交叉连接；资源池内相邻逻辑表单元模块的物理表单元模块可部分共享。
-
公开(公告)号：CN119676193A
公开(公告)日：2025-03-21
申请号：CN202311223647.6
申请日：2023-09-21
Applicant: 中国科学院声学研究所 , 中科海网(苏州)网络科技有限公司 , 中科海网(成都)网络科技有限公司 , 郑州芯兰德网络科技有限公司
IPC: H04L49/1546 , H04L49/25 , H04L49/111 , H04L45/7452
Abstract: 本发明提出了一种基于FPGA的数据面状态可编程系统及交换机，包括具有多级的匹配动作表流水线；该流水线包括多个有序的匹配动作表模块，用于根据读取的配置指令结合流状态匹配表和条件分支匹配表，实现不同的数据面处理转发算法；匹配动作表模块包括：键值提取模块用于构成待匹配键值；流状态查询模块用于由待匹配键值匹配得到流地址信息，读取对应流状态信息；包头向量发射队列用于以流状态信息中的流状态地址为标识，根据流状态地址与依赖关系动态调度包头向量乱序发射；动作模块用于由配置指令确定数据面处理转发算法进行处理，更新流状态信息和表状态信息；包头向量重排序缓存模块用于存储执行完成的包头向量，将乱序包头向量按序提交。
-
公开(公告)号：CN116192727B
公开(公告)日：2024-07-23
申请号：CN202210021346.4
申请日：2022-01-10
Applicant: 中国科学院声学研究所 , 中科海网(苏州)网络科技有限公司
IPC: H04L45/16 , H04L45/00 , H04L49/111 , H04L49/201
Abstract: 本发明属于网络通信和数据处理技术领域，具体地说，涉及一种有状态/无状态混合的组播数据转发方法，该方法包括：组播数据报文的转发采用有状态转发机制、无状态转发机制或者有状态和无状态混合的转发机制；路由器优先使用有状态转发机制转发组播数据报文；路由器根据下一跳路由器的组播转发表项数量，选择对应的转发机制转发组播数据报文；该有状态/无状态混合的组播数据转发方法能够有效的平衡路由器的转发开销、转发状态和控制开销，从而提高组播的扩展性。
-
公开(公告)号：CN112100119B
公开(公告)日：2023-06-16
申请号：CN202010831325.X
申请日：2020-08-18
Applicant: 中国科学院声学研究所 , 中科海网(苏州)网络科技有限公司
Abstract: 本发明公开了一种基于FPGA的高速以太网帧重构系统，系统通过FPGA实现，所述系统包括：以太网接收解析模块、包解析模块、帧重构模块、DDR和数据包上传模块；以太网接收解析模块，用于从光口接收经过光电转换后的电信号，经物理层及数据链路层解析输出以太网帧数据流和控制信号，并发送至包解析模块；包解析模块，用于将以太网帧数据流发送至帧重构模块，还用于根据控制信号从以太网帧数据流中解析出包信息并发送至帧重构模块；帧重构模块，用于将解析出的包信息和以太网帧数据流经过逻辑合成，重构为新的数据帧并输入DDR存储；DDR，用于缓存数据帧；数据包上传模块，用于从DDR中获取数据帧并发送至上位机。
-
公开(公告)号：CN113419780A
公开(公告)日：2021-09-21
申请号：CN202110500249.9
申请日：2021-05-08
Applicant: 中国科学院声学研究所 , 中科海网(苏州)网络科技有限公司
IPC: G06F9/4401 , G06F13/28
Abstract: 本发明公开了一种基于FPGA加速卡的DPDK驱动系统，部署在X86的服务器中，该系统包括：DMA模块、数据包收取模块和数据包发送模块；其中，DMA模块，用于根据网络流量动态调整DMA传输数据块的大小，将FPGA加速卡的DDR中的数据包以DMA方式传输至服务器的接收内存中，还用于采用超时补包机制将服务器的发送内存中的数据包以DMA方式传输至FPGA加速卡的DDR中；数据包收取模块，用于解析服务器接收内存中的数据包，提取时间戳和包长信息，并封装到DPDK的mbuf数据结构中；数据包发送模块，用于对mbuf数据结构中待发送的数据包按照预定格式进行封装，添加包头信息后拷贝至服务器的发送内存。
-
Patent Agency Ranking
公开(公告)号：CN112260948A
公开(公告)日：2021-01-22
申请号：CN202011110410.3
申请日：2020-10-16
Applicant: 中国科学院声学研究所 , 中科海网(苏州)网络科技有限公司
IPC: H04L12/721 , H04L12/741 , H04L12/931 , H04L29/08
Abstract: 本发明属于SDN交换机的流表管理技术领域，具体地说，涉及一种基于批量更新的多核SDN交换机流表管理方法，该方法包括：多核SDN交换机的控制平面接收控制器实时下发的建表消息，并将其存储至建表表；控制平面接收控制器实时下发的更新表项消息，并缓存至增量表；判断是否达到批量更新条件；如果达到批量更新条件，则将缓存至增量表的N条更新表项消息进行一次批量更新，并将其更新至全量表；根据建表表和全量表，基于控制平面任选的待修改版本，生成具有查找树信息的当前最新流表发布版本，供转发平面查表使用；转发平面中的多个独立的转发核对当前最新流表发布版本进行并行查表，并依据各自查询到的转发规则进行转发。
-
公开(公告)号：CN113177069B
公开(公告)日：2024-07-09
申请号：CN202110500301.0
申请日：2021-05-08
Applicant: 中国科学院声学研究所 , 中科海网(苏州)网络科技有限公司
IPC: G06F16/2455 , G06F16/2453 , G06F16/23 , G06F5/06 , G06F12/0877
Abstract: 本发明属于缓存与网络安全技术领域，具体地说，涉及一种高速缓存与查询系统，该系统与网络流量解析系统联合使用，所述网络流量解析系统包括多个解析核和缓存核；所述缓存核上设置缓存总表，用于汇总更新缓存信息，并定期发布增量更新信息；所述解析核，用于解析由缓存核定期发布的增量更新信息；该系统包括：缓存表设置模块、缓存表拆分模块和缓存替换模块；所述缓存表设置模块，用于在每个解析核上单独设置一个带有单独内存块的解析缓存表；所述缓存表拆分模块，用于将解析缓存表拆分为多个缓存子表；每个缓存子表缓存多个具有IP地址和域名一一对应的键值对；所述缓存替换模块，用于对每个缓存子表进行缓存替换处理，获得高热度的缓存项。
-
公开(公告)号：CN118200241A
公开(公告)日：2024-06-14
申请号：CN202211591027.3
申请日：2022-12-12
Applicant: 中国科学院声学研究所 , 中科海网(苏州)网络科技有限公司
Abstract: 本发明提供了一种多队列调度系统，所述系统包括：数据包分发模块，用于将输入的数据包进行复制和分发到统一缓存区模块；统一缓存区模块，包括多个输入队列，用于数据包的统一缓存；调度模块，用于从统一缓存区模块获取数据包放入输出端口队列模块，并根据输出端的拥塞情况调整调度策略；流量控制模块，用于获取输出端口队列模块的拥塞情况，通知调度模块；输出端口队列模块，包括多个输出端口队列，用于缓存即将输出的数据包。本发明的优势在于：无需为每个输出端口都配置大的硬件队列缓存区，提高了存储资源利用率；无需维护队列和输出端口的对应关系，降低了管理复杂度；既充分利用输出带宽，又确保不丢包。
-
公开(公告)号：CN118193406A
公开(公告)日：2024-06-14
申请号：CN202211594475.9
申请日：2022-12-13
Applicant: 中国科学院声学研究所 , 中科海网(苏州)网络科技有限公司
IPC: G06F12/02 , G06F12/1009
Abstract: 本发明提供了一种基于FPGA的内容寻址存储器，所述存储器包括：更新控制模块，用于控制系统状态，执行更新表项操作；更新表项时先清除原始表项存储模块中的旧表项数据，指示写信息生成模块清除表项转存模块中的旧表项信息，将新表项信息转存到表项转存模块中；原始表项存储模块，用于存储表项的原始信息；表项状态模块，用于存储表项状态信息；表项转存模块，用于存储表项映射信息；和写信息生成模块，用于生成表项映射信息以及写地址。本发明的优势在于：表项更新速度快，更新方法硬件实现复杂度低；表项更新和表项查询可以同时进行，表项查找吞吐更大；存储资源利用率更高，扩展性更好。
-
公开(公告)号：CN117827705A
公开(公告)日：2024-04-05
申请号：CN202311695406.1
申请日：2023-12-11
Applicant: 中国科学院声学研究所 , 中科海网(成都)网络科技有限公司 , 中科海网(苏州)网络科技有限公司 , 郑州芯兰德网络科技有限公司
IPC: G06F13/16 , G06F13/40 , G06F12/0804 , G06F12/0873 , G06F12/0893 , G06F15/78 , G06F16/2455 , G06F16/2458 , H04L43/026 , H04L43/0876
Abstract: 本发明公开了一种基于片内片外两级存储结构的数据流统计系统及方法，系统包括：地址映射模块接收读加写请求，计算对应的片外DRAM存储地址，并将读加写请求送入并发请求仲裁模块；并发请求仲裁模块，用于对读加写请求进行缓存、排序和调度，送入片内缓存模块；片内缓存模块基于计时器触发缓存更新策略进行处理；查询成功，返回成功响应至响应重排序模块，查询失败，则从片外DRAM存储器中查询；片外存储接口控制器轮询片内缓存模块的各缓存块，将计时器数值归零的缓存行写回片外DRAM存储器；片外DRAM存储器通过并行处理根据读加写请求进行数据流统计；响应重排序模块根据读加写请求中的输入顺序号按序输出响应消息。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.073 seconds)
