公开(公告)号：CN119271573B

公开(公告)日：2025-04-22

申请号：CN202411823345.7

申请日：2024-12-11

Applicant: 鼎道智芯(上海)半导体有限公司

Inventor： 牟志强 ,  郑巨定 ,  范天宇

IPC: G06F12/0804 ,  G06F12/123

Abstract: 本申请公开了一种缓存数据处理方法及装置，获得第一访问请求；响应于第一访问请求中第一访问目标对应的数据被命中，获取第一访问目标的第一预测访问参数；基于第一预测访问参数，调整第一访问目标的第一参数，第一预测访问参数与第一访问目标的历史被命中次数相关，第一参数与第一访问目标对应的数据被替换的概率相关。

公开(公告)号：CN119782202A

公开(公告)日：2025-04-08

申请号：CN202411962740.3

申请日：2024-12-30

Applicant: 湖南斯北图科技有限公司

Inventor： 纪城 ,  吴月辉

IPC: G06F12/02 ,  G06F12/0804 ,  G06F11/10

Abstract: 本发明公开了一种卫星使用的FLASH单模数据存储坏块管理方法及系统，该方法包括：将FLASH芯片划分为数据存储区、坏块映射区与其他数据区；在其他数据区构建坏块表；将坏块表中的坏块地址映射至坏块映射表；在写入或读出数据时，查看当前操作MB是否为坏块，若是则映射至坏块映射区进行操作；在擦除、写入、读出数据时，若出现失败对该MB地址进行坏块标记；在读出数据址时，若读出的数据无法正常恢复时对该MB地址进行坏块标记。本发明应用于卫星数据管理领域，能够在避免因为坏块导致数据错误的同时，使存储数据区比常规三模冗余存储数据容量更多，避免实际存储容量降低的问题，而且功能实现简单，坏块判断和处理时间消耗短。

公开(公告)号：CN112559389B

公开(公告)日：2025-02-25

申请号：CN201910913440.9

申请日：2019-09-25

Applicant: 阿里巴巴集团控股有限公司

Inventor： 陆一珉 ,  项晓燕 ,  朱涛涛 ,  赵朝君

IPC: G06F12/0804 ,  G06F12/0888 ,  G06F12/0877

Abstract: 公开了一种存储控制装置、存储控制方法、处理装置以及计算机系统。存储控制装置包括：地址检测单元，适于检测依次到来的写访问请求映射的物理地址是否发生跳转；逻辑控制单元，适于在高速缓冲存储器未命中且依次到来的多个写访问请求映射的物理地址未发生跳转的情况下采用非写分配策略，其中，在非写分配策略下，若依次到来的多个写访问请求映射的物理地址连续发生跳转的次数小于预设次数，则逻辑控制单元维持采用非写分配策略，预设次数大于1。本公开实施例在依次到来的写访问请求所映射的物理地址连续发生跳转的次数小于预设次数时能够维持采用非写分配策略，避免在处理访问几率低的信息时选择写分配策略，增强了计算机系统的鲁棒性和稳定性。

公开(公告)号：CN119357087A

公开(公告)日：2025-01-24

申请号：CN202411920577.4

申请日：2024-12-24

Applicant: 北京奥星贝斯科技有限公司

Inventor： 张磊 ,  庄明强 ,  万全威

IPC: G06F12/123 ,  G06F12/0804

Abstract: 本申请一个或多个实施例提供一种缓存替换方法、装置、设备和存储介质，缓存空间包括用于存储被访问过一次的缓存元素的第一主缓存区域和用于存储被访问过多次的缓存元素的第二主缓存区域；该方法包括：获取第一主缓存区域中的缓存元素的数据总大小，并获取第二主缓存区域中的缓存元素的数据总大小；确定第一主缓存区域中的缓存元素的数据总大小和第二主缓存区域中的缓存元素的数据总大小之和是否大于预设的缓存元素移除阈值；如果第一主缓存区域中的缓存元素的数据总大小和第二主缓存区域中的缓存元素的数据总大小之和大于缓存元素移除阈值，则分别从第一主缓存区域和第二主缓存区域中选择出冷数据元素，并针对选择出的冷数据元素进行移除处理。

公开(公告)号：CN119357080A

公开(公告)日：2025-01-24

申请号：CN202310916008.1

申请日：2023-07-24

Applicant: 华为技术有限公司

Inventor： 王克锋

IPC: G06F12/0811 ,  G06F12/0842 ,  G06F12/0804 ,  G06F12/1009

Abstract: 本申请实施例提供一种发送方法、访问方法、发送装置和访问装置，涉及计算机领域，解决了高带宽存储器用作缓存时如何兼顾大带宽和小内存容量的问题。具体方案为：获取进程的访问请求，访问请求包括第一指示信息和第二指示信息，第一指示信息用于指示进程的优先级，第二指示信息用于指示进程的需要带宽；若第一指示信息为第一优先级，且第二指示信息指示进程的需要带宽大于或等于预设值，生成第三指示信息，第三指示信息用于指示将访问请求对应的数据存储至高带宽存储器；基于第三指示信息发送访问请求。本申请实施例用于高带宽存储器用作缓存时进行存储的过程。

公开(公告)号：CN119166540A

公开(公告)日：2024-12-20

申请号：CN202311086477.1

申请日：2023-08-25

Applicant: 华为技术有限公司

Inventor： 李铮 ,  蒋舜宁 ,  彭杰

IPC: G06F12/02 ,  G06F12/0804 ,  G06F12/1009 ,  G06F12/1045 ,  H03M7/30

Abstract: 本申请公开了一种内存页的处理方法、设备、装置以及存储介质，属于通信技术领域。本方法通过在为引发缺页中断的虚拟地址分配完内存页后，预先在分配的内存页中填充第一数据，之后，再对填充第一数据的内存页进行访问，后续如果将内存页中的数据迁移到缓存，内存页中填充的第一数据也会迁移到缓存，如果在缓存中该内存页的数据淘汰到内存，淘汰的缓存数据也可能包括第一数据，由于第一数据为缓存压缩模式对应数据序列中的数据，当包括第一数据的缓存数据淘汰回内存时，能够增加缓存数据匹配缓存压缩模式的概率，进而能够提高缓存数据的压缩率。

公开(公告)号：CN118445221A

公开(公告)日：2024-08-06

申请号：CN202410900714.1

申请日：2024-07-05

Applicant: 摩尔线程智能科技(北京)有限责任公司

Inventor： 请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名

IPC: G06F12/0862 ,  G06F12/0804 ,  H04N21/433 ,  H04N21/44

Abstract: 本申请提供一种数据缓存方法、装置、设备、存储介质和程序产品。数据缓存方法应用于缓存模块，缓存模块包括多个存储组，该方法包括：获取针对存储组的读取请求，读取请求携带数据地址和扇区个数。基于数据地址和扇区个数更新存储组的预取个数。基于预取个数和扇区个数确定扇区预取值。依据扇区预取值从下游模块获取数据。本申请的数据缓存方法中，基于获取的读取请求更新存储组的预取个数，基于更新后的预取个数和扇区个数确定从下游模块预取数据的扇区预取值，提升了扇区预取值的灵活性以及与不同读取请求的适应性，有效提升了数据预取的效率。

公开(公告)号：CN111527479B

公开(公告)日：2024-06-14

申请号：CN201880084565.9

申请日：2018-08-30

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特

IPC: G06F12/0888 ,  G06F12/0897 ,  G06F12/126 ,  G06F12/0804 ,  G06F12/0846 ,  G06F12/0864 ,  G06F12/14 ,  G06F12/0862 ,  G06F9/38 ,  G06F21/57 ,  G06F21/75 ,  G06F12/0815

Abstract: 装置(2)包括：执行指令的推测性执行的处理电路(4)；主缓存存储区(30)；推测性缓存存储区(32)；以及缓存控制电路(34)，该缓存控制电路(34)在处理电路触发的推测性存储器访问保持推测性的情况下，将由推测性存储器访问引起的分配的条目分配给推测性缓存存储区而不是主缓存存储区。这能够帮助防止潜在的安全攻击，这些攻击利用缓存定时侧信道来获取关于由推测性存储器访问引起的对于缓存的分配的信息。

公开(公告)号：CN117827705A

公开(公告)日：2024-04-05

申请号：CN202311695406.1

申请日：2023-12-11

Applicant: 中国科学院声学研究所 ,  中科海网(成都)网络科技有限公司 ,  中科海网(苏州)网络科技有限公司 ,  郑州芯兰德网络科技有限公司

Inventor： 刘磊 ,  王鑫硕 ,  王劲林 ,  程钢

IPC: G06F13/16 ,  G06F13/40 ,  G06F12/0804 ,  G06F12/0873 ,  G06F12/0893 ,  G06F15/78 ,  G06F16/2455 ,  G06F16/2458 ,  H04L43/026 ,  H04L43/0876

Abstract: 本发明公开了一种基于片内片外两级存储结构的数据流统计系统及方法，系统包括：地址映射模块接收读加写请求，计算对应的片外DRAM存储地址，并将读加写请求送入并发请求仲裁模块；并发请求仲裁模块，用于对读加写请求进行缓存、排序和调度，送入片内缓存模块；片内缓存模块基于计时器触发缓存更新策略进行处理；查询成功，返回成功响应至响应重排序模块，查询失败，则从片外DRAM存储器中查询；片外存储接口控制器轮询片内缓存模块的各缓存块，将计时器数值归零的缓存行写回片外DRAM存储器；片外DRAM存储器通过并行处理根据读加写请求进行数据流统计；响应重排序模块根据读加写请求中的输入顺序号按序输出响应消息。

公开(公告)号：CN110741356B

公开(公告)日：2024-03-15

申请号：CN201880038296.2

申请日：2018-04-10

Applicant: 微软技术许可有限责任公司

Inventor： W·诺雷丁 ,  J-M·弗雷郎 ,  P·辛德胡 ,  B·塞莱特

IPC: G06F12/0815 ,  G06F12/0804 ,  G06F9/52

Abstract: 描述了用于存储器管理的方法和装置。在所公开的实施例中，一种系统具有第一处理器和第二处理器，其中每个处理器能够访问存储器系统。第一工作单元被接收以用于由第一处理器执行，其中存储器系统被访问。在第一工作单元的执行时，第二工作单元被生成以用于由第二处理器执行。仅在存储器系统被更新之后，由第二处理器对第二工作单元的处理才发生。这种基于工作单元消息的排序为多个处理器的存储器操作提供了中继一致性。