公开(公告)号：CN111444122B

公开(公告)日：2025-04-22

申请号：CN202010042353.3

申请日：2020-01-15

Applicant: 意法半导体法国公司 ,  意法半导体(格勒诺布尔2)公司

Inventor： B·德尼斯 ,  C·塔巴

IPC: G06F13/16 ,  G06F13/30 ,  G06F13/40

Abstract: 本公开的实施例涉及仲裁设备。请求由路由电路接收。多个第一循环仲裁电路被耦合到路由电路。第一循环仲裁电路的数目与针对请求的可能优先级等级数目一样多。路由电路进行操作，以将每个所接收的请求发送到根据请求的优先级等级确定的若干第一循环仲裁电路。第二循环仲裁电路具有分别连接到第一循环仲裁电路的输出的输入。

公开(公告)号：CN112579331B

公开(公告)日：2024-12-13

申请号：CN202011030801.4

申请日：2020-09-27

Applicant: 意法半导体法国公司

Inventor： R·戈梅兹·戈梅兹

IPC: G06F11/07

Abstract: 本公开的实施例涉及错误检测方法。一种测试多个装置的方法，每个装置包括具有存储测试数据的多个位置的测试链。测试包括比较装置中的每个装置的测试链的最后位置中的测试数据。装置的测试链中的测试数据向前移位一个位置。移位包括将测试链的最后位置中的测试数据写入测试链中的第一位置。重复比较和移位，直到当测试开始时每条测试链的最后位置中的测试数据被移位回到相应的测试链的最后位置中。该多个装置可以具有相同的结构和相同的功能。

公开(公告)号：CN114448462B

公开(公告)日：2024-11-15

申请号：CN202111227771.0

申请日：2021-10-21

Applicant: 意法半导体法国公司

Inventor： J·福雷 ,  V·诺皮克

IPC: H04B1/40 ,  H04B1/401 ,  H04B1/44

Abstract: 本公开的实施例涉及用于信号发射/接收的模块以及相应的通信设备。在实施例中，一种电路包括在第一天线端子和第二天线端子、低噪声放大器对(LNA)、以及功率放大器对(PA)之间耦合的第一90°混合耦合器、第二90°混合耦合器以及第三90°混合耦合器。LNA对被配置为从第一天线端子以及第二天线端子接收第一信号，并且具有被配置为耦合到接收路径的输出。第二耦合器被配置为功率组合器模式以用于接收第一信号。PA对被配置为经由第一天线端子以及第二天线端子发射第二信号，并且具有被配置为耦合到发射路径的输入。第三耦合器被配置为功率分配器模式以用于发射第二信号。

公开(公告)号：CN118100986A

公开(公告)日：2024-05-28

申请号：CN202311376091.4

申请日：2023-10-23

Applicant: 意法半导体法国公司

Inventor： F·吉里·卡桑

IPC: H04B1/7163 ,  H03K19/0185 ,  H03K19/20 ,  H04B1/16

Abstract: 实施例提供了一种设备，包括：第一电路，具有第一输入和第二输入，第一电路的第一输入用于接收第一正弦波信号，第一电路的第二输入用于接收第二正弦波信号，所述第一正弦波信号和所述第二正弦波信号彼此正交；以及电流模式逻辑门，具有第一输入和第二输入，电流模式逻辑门的第一输入被耦合到第一电路的第一输出，电流模式逻辑门的第二输入被耦合到第一电路的第二输出。第一电路被配置为传递第一方波信号和第二方波信号。电流模式逻辑门被配置为当第一方波信号和第二方波信号同时处于它们的第一电平并且第一方波信号在第二方波信号前面时，传递处于第一电平的第三方波信号和处于第二电平的第四方波信号。

公开(公告)号：CN109994485B

公开(公告)日：2024-05-24

申请号：CN201811420459.1

申请日：2018-11-26

Applicant: 意法半导体法国公司

Inventor： H·埃尔迪拉尼 ,  T·贝德卡尔拉茨 ,  P·加利

IPC: H10B43/30

Abstract: 本公开的实施例涉及包括Z2‑FET型存储器单元的存储器阵列。存储器阵列包括以行和列布置的Z2‑FET型存储器单元，其中每个存储器单元包括MOS型选择晶体管和与选择晶体管的第一导电类型的漏极区共用地共享的第一导电类型的第一区。存储器阵列的同一列的选择晶体管具有共用漏极区、共用源极区和共用沟道区。

公开(公告)号：CN110277387B

公开(公告)日：2025-01-17

申请号：CN201910185655.3

申请日：2019-03-12

Applicant: 意法半导体法国公司 ,  意法半导体(克洛尔2)公司

Inventor： H·埃尔迪拉尼 ,  P·福特内奥

IPC: H10D84/83 ,  H10D30/67 ,  H03K19/094

Abstract: 本公开涉及反相电路。一种反相器包括半导体衬底。Z2‑FET开关设置在半导体衬底的第一表面处，并且又一开关设置在半导体衬底的第一表面处。又一开关和Z2‑FET开关具有耦合在第一参考端子和第二参考端子之间的电流路径。

公开(公告)号：CN113359015B

公开(公告)日：2025-01-10

申请号：CN202110239520.8

申请日：2021-03-04

Applicant: 意法半导体法国公司

Inventor： R·戈梅兹·戈梅兹 ,  S·克勒克

IPC: G01R31/317

Abstract: 本公开的实施例涉及数字电路监测设备。环形振荡器包括逻辑部件链。存储元件与每个逻辑部件相关联，并且被配置为存储与存储元件相关联的逻辑部件的输出的状态。第一电路对给定的逻辑部件链的输出的状态转换进行计数。第二电路利用时钟信号对每个存储进行同步。第三电路确定由时钟信号的两个边沿之间的状态转换穿过的逻辑部件的数目。该确定基于状态转换的计数数目和输出的存储状态进行。

公开(公告)号：CN111384952B

公开(公告)日：2024-12-31

申请号：CN201911380410.2

申请日：2019-12-27

Applicant: 意法半导体法国公司 ,  意法半导体 (ALPS) 有限公司

Inventor： S·勒图尔 ,  J-P·勃朗 ,  D·迪佩雷

IPC: H03M1/12

Abstract: 本公开的实施例涉及形成数模转换器和混合器的电子设备。采集级接收数字输入信号，并且从中生成第一数字信号和与其互补的第二数字信号。第一处理级和第二处理级接收第一数字信号和第二数字信号，并且在时间上利用第一互补时钟信号和第二互补时钟信号从中生成第一模拟信号和第二模拟信号。输出级生成与以下中的一项等效的内部时钟信号：相移了在第一时钟信号的周期期间发生的瞬变的持续时间的第一时钟信号，或相移了在第二时钟信号的周期期间发生的瞬变的持续时间的第二时钟信号。当内部时钟信号处于第一逻辑水平时，输出级产生等于第一模拟信号的模拟输出信号，并且当内部时钟信号处于第二逻辑水平时，输出级产生等于第二模拟信号的模拟输出信号。

公开(公告)号：CN118175919A

公开(公告)日：2024-06-11

申请号：CN202311634926.1

申请日：2023-12-01

Applicant: 意法半导体法国公司 ,  意法半导体(克洛尔2)公司 ,  法国原子能及替代能源委员会

Inventor： P·卡瑟琳 ,  F·加内塞罗 ,  A·弗勒雷 ,  S·蒙弗莱 ,  B·雷格 ,  V·普亚尔

IPC: H10N70/20 ,  H10N70/00

Abstract: 本说明书涉及一种基于相变材料的开关，该开关包括：第一电极、第二电极以及第三电极；由所述相变材料制成的第一区域，其耦合该第一电极和该第二电极；以及由所述相变材料制成的第二区域，其耦合该第二电极和该第三电极。

公开(公告)号：CN113988095B

公开(公告)日：2024-05-31

申请号：CN202110851109.6

申请日：2021-07-27

Applicant: 意法半导体法国公司 ,  意法半导体发展有限责任公司

Inventor： M·乌德比纳 ,  K·考瓦斯克 ,  F·西比勒

IPC: G06K7/10 ,  H03L7/23 ,  H04B5/77

Abstract: 本公开涉及非接触式通信设备模式切换管理。一种实施例设备包括具有公共的相同受控振荡器的锁相环和锁频环。在非接触式通信设备与非接触式读取器之间的通信开始时，该设备首先置于在卡模拟模式，首先置于包括通过至少操作锁相环，在非接触式设备内使ALM载波频率与读取器载波频率同步，并且一旦非接触式通信设备接收到由读取器发送的指示与读取器在对等模式下进行进一步通信的指示时，设备其次置于对等模式，其次置于包括去激活锁相环并利用参考时钟信号和依赖于读取器载波频率和参考时钟信号的频率的设定点来操作锁频环。