公开(公告)号：CN117594590A

公开(公告)日：2024-02-23

申请号：CN202310997254.4

申请日：2023-08-09

Applicant: 三星电子株式会社

Inventor： 郑珉在 ,  柳志秀 ,  南乾佑 ,  都桢湖 ,  俞炫圭 ,  赵财喜

IPC: H01L27/02 ,  H01L27/088

Abstract: 提供了一种集成电路和设计集成电路的方法。集成电路包括：第一单元，其设置在彼此相邻并且在第一方向上延伸的第一行和第二行中，并且包括多个第一阈值电压装置；以及至少一个第二单元，其设置在第一行和第二行中的至少一行中与第一单元相邻，并且包括至少一个第二阈值电压装置，其中，所述多个第一阈值电压装置包括至少一个第一装置和至少一个第二装置，第一装置被配置为在第一行中执行第一功能，第二装置被配置为在第二行中执行与第一功能不同的第二功能。

公开(公告)号：CN116093100A

公开(公告)日：2023-05-09

申请号：CN202211375183.6

申请日：2022-11-04

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  郑珉在 ,  南乾佑 ,  赵财喜

IPC: H01L27/02 ,  G06F30/394 ,  G06F30/3947

Abstract: 提供了一种集成电路及其形成方法，该集成电路包括第一标准单元，第一标准单元包括：第一金属层，第一金属层包括分别在第一水平方向上延伸并在第二水平方向上彼此间隔开的多个轨道、包括形成在从所述多个轨道中选择的轨道上的导电图案的参差不齐的图案、以及离开所述多个轨道形成的连接图案；分别在第二水平方向上延伸的多条栅极线；以及栅极接触，配置为将从所述多条栅极线中选择的栅极线连接到第一金属层以将连接图案连接到所选择的栅极线。

公开(公告)号：CN117096150A

公开(公告)日：2023-11-21

申请号：CN202310471196.1

申请日：2023-04-27

Applicant: 三星电子株式会社

Inventor： 俞炫圭 ,  柳志秀 ,  南乾佑 ,  都桢湖 ,  郑珉在 ,  赵财喜

IPC: H01L27/02 ,  G06F30/392 ,  G06F30/394

Abstract: 一种集成电路包括分别布置在彼此邻近并且在第一方向上延伸的第一行和第二行中的第一单元和第二单元，以及在第一行和第二行中连续布置的第三单元，其中，第一单元和第二单元中的每一个包括第一有源图案组，第一有源图案组包括在第一方向上延伸并且具有第一导电类型的至少一个有源图案，第三单元包括第二有源图案组，第二有源图案组包括在第一行中在第一方向上延伸并且具有第一导电类型的至少一个有源图案，并且第二有源图案组的有效沟道宽度大于第一有源图案组的有效沟道宽度。

公开(公告)号：CN119967910A

公开(公告)日：2025-05-09

申请号：CN202411498998.2

申请日：2024-10-25

Applicant: 三星电子株式会社

Inventor： 俞炫圭 ,  徐在禹 ,  南乾佑 ,  郑珉在 ,  赵财喜

IPC: H10D89/10 ,  H10D89/60 ,  H10D84/01

Abstract: 公开了一种集成电路和制造其的方法。所述集成电路可包括：多个阱，在具有第一导电类型的基底上沿第一方向彼此平行地延伸，所述多个阱具有第二导电类型；多个第一被掺杂区域，设置在第一区域和第二区域中的所述多个阱上，第一区域在第一方向上与第二区域分离，所述多个第一被掺杂区域具有第一导电类型；多个第二被掺杂区域，设置在第一区域和第二区域中的所述多个阱之间的基底上并且具有第二导电类型；以及多个第三被掺杂区域，设置在基底的在第一区域与第二区域之间的第三区域中并且具有第一导电类型。

公开(公告)号：CN117878114A

公开(公告)日：2024-04-12

申请号：CN202311144560.X

申请日：2023-09-05

Applicant: 三星电子株式会社

Inventor： 郑珉在 ,  赵财喜 ,  南乾佑 ,  都桢湖 ,  柳志秀 ,  俞炫圭 ,  李昇映

IPC: H01L27/02 ,  H01L27/088 ,  H01L21/8234

Abstract: 一种包括标准单元的集成电路，该标准单元包括：金属层，包括沿第一水平方向延伸的图案和在第二水平方向上彼此间隔开的多个轨道；以及至少一个过孔，将金属层连接到该金属层的下部图案，其中，多个轨道包括多个单元轨道和一个配电网络(PDN)轨道，其中，单元图案形成在多个单元轨道上，并且PDN图案或布线图案形成在一个配电网络(PDN)轨道上，其中，第一图案与标准单元的单元边界间隔开第一长度，并且形成在多个单元轨道中的第一单元轨道上，并且其中，第二图案与标准单元的单元边界间隔开第二长度，并且形成在多个单元轨道中的第二单元轨道上。

公开(公告)号：CN117790467A

公开(公告)日：2024-03-29

申请号：CN202311235147.4

申请日：2023-09-22

Applicant: 三星电子株式会社

Inventor： 俞炫圭 ,  都桢湖 ,  南乾佑 ,  柳志秀 ,  郑珉在 ,  赵财喜

IPC: H01L23/528 ,  H01L27/02 ,  H01L27/092

Abstract: 公开了一种包括标准单元的集成电路。所述集成电路包括：第一单元，在沿第一方向延伸的第一行中；第一电力线，在电力轨层中在第一方向上延伸，并且被配置为将第一电源电压提供给第一单元；以及第一图案，与第一行的第一边界叠置并且在第一线路层中在第一方向上延伸，其中，第一单元包括：至少一个图案，在第一线路层中在第一方向上延伸；以及至少一个晶体管，在电力轨层与第一线路层之间，并且第一图案被配置为接收第一单元的输入信号或输出信号。