公开(公告)号：CN104657107B

公开(公告)日：2018-11-06

申请号：CN201410659121.7

申请日：2014-11-18

Applicant: 三星电子株式会社

Inventor： 埃里克·C·昆尼尔

IPC: G06F7/485

Abstract: 提供一种浮点加法器、通过浮点加法器执行的方法和信息处理系统。根据一个总体方面，一种设备可包括：浮点加法单元，包括Far路径电路、Close路径电路和最后结果选择器电路。Far路径电路可被构造为不管操作数或结果是否包括规格化数或非规格化数，基于两个浮点数的加法或减法来计算Far路径结果。Close路径电路可被构造为不管操作数或结果是否包括规格化数或非规格化数，基于两个浮点操作数的减法来计算Close路径结果。最后结果选择器电路可被构造为至少部分基于两个浮点操作数的指数部分的差的量在Far路径结果和Close路径结果之间进行选择。

公开(公告)号：CN104657107A

公开(公告)日：2015-05-27

申请号：CN201410659121.7

申请日：2014-11-18

Applicant: 三星电子株式会社

Inventor： 埃里克·C·昆尼尔

IPC: G06F7/485

CPC classification number: G06F7/485 ,  G06F7/49915 ,  G06F7/49936 ,  G06F7/50

Abstract: 提供一种浮点加法器、通过浮点加法器执行的方法和信息处理系统。根据一个总体方面，一种设备可包括：浮点加法单元，包括Far路径电路、Close路径电路和最后结果选择器电路。Far路径电路可被构造为不管操作数或结果是否包括规格化数或非规格化数，基于两个浮点数的加法或减法来计算Far路径结果。Close路径电路可被构造为不管操作数或结果是否包括规格化数或非规格化数，基于两个浮点操作数的减法来计算Close路径结果。最后结果选择器电路可被构造为至少部分基于两个浮点操作数的指数部分的差的量在Far路径结果和Close路径结果之间进行选择。