公开(公告)号：CN117500264A

公开(公告)日：2024-02-02

申请号：CN202310941325.9

申请日：2023-07-28

Applicant: 三星电子株式会社

Inventor： 李承勋 ,  尹锡玄 ,  李教旭 ,  李慧珍

IPC: H10B10/00

Abstract: 一种半导体装置包括：衬底；SRAM单元，其包括衬底上的通过栅极晶体管、下拉晶体管和上拉晶体管。SRAM单元包括在第一方向上延伸的有源鳍，通过栅极晶体管和下拉晶体管在第一方向上在有源鳍上邻近于彼此设置，通过栅极晶体管包括：第一沟道层、第一栅电极、第一源极/漏极区和第一内间隔件，下拉晶体管包括第二沟道层、第二栅电极、第二源极/漏极区和第二内间隔件，并且第一内间隔件之一和第二内间隔件之一设置在相同的高度水平上并且在第一方向上具有不同的厚度。

公开(公告)号：CN117594597A

公开(公告)日：2024-02-23

申请号：CN202310665406.0

申请日：2023-06-06

Applicant: 三星电子株式会社

Inventor： 尹锡玄 ,  李敎旭 ,  李承勳 ,  朴乘汉

IPC: H01L27/088 ,  H01L27/02

Abstract: 提供了一种半导体装置。所述半导体装置包括：第一单元区域和第二单元区域；基底，包括第一表面和第二表面；第一有源图案至第三有源图案，在第一单元区域中沿第一水平方向延伸，第一有源图案至第三有源图案沿第二水平方向彼此间隔开；第四有源图案，在第二单元区域中沿第一水平方向延伸，第四有源图案沿第一水平方向与第二有源图案对准；有源切口，将第二有源图案和第四有源图案分离；源极/漏极区域，在第二有源图案上；掩埋轨道，在基底的第二表面上沿第一水平方向延伸，掩埋轨道在竖直方向上与第二有源图案和第四有源图案中的每个叠置；以及源极/漏极接触件，穿透基底和第二有源图案并将源极/漏极区域连接到掩埋轨道。

公开(公告)号：CN114678353A

公开(公告)日：2022-06-28

申请号：CN202111268067.X

申请日：2021-10-28

Applicant: 三星电子株式会社

Inventor： 尹锡玄 ,  朴俊荣 ,  申宇哲 ,  李承勋

IPC: H01L27/088 ,  H01L29/06 ,  H01L29/78

Abstract: 一种集成电路器件包括：绝缘体上半导体(SOI)基板层，包括基底基板层、绝缘基板层和覆盖基板层；半导体基板层；多个第一鳍型有源区与多个第二鳍型有源区，所述多个第一鳍型有源区与所述多个第二鳍型有源区由多个沟槽限定，并分别在所述SOI基板层和所述半导体基板层上方在第一水平方向上延伸；多个纳米片堆叠结构，包括彼此平行延伸且与多个第一鳍型有源区和多个第二鳍型有源区的上表面间隔开的多个纳米片；多个第一源/漏区，延伸到SOI基板层中；以及多个第二源/漏区，延伸到半导体基板层中。第一源/漏区和第二源/漏区的下表面可以彼此不共面。

公开(公告)号：CN114664813A

公开(公告)日：2022-06-24

申请号：CN202111150121.0

申请日：2021-09-29

Applicant: 三星电子株式会社

Inventor： 朴俊范 ,  具湘谟 ,  金旻怡 ,  尹锡玄

IPC: H01L27/02 ,  H01L27/092

Abstract: 公开了半导体装置。所述半导体装置可以包括设置在基底上的有源图案和在有源图案上的源极/漏极图案。源极/漏极图案可以包括与有源图案的顶表面接触的底表面。半导体装置还可以包括连接到源极/漏极图案的沟道图案、延伸以越过沟道图案的栅电极以及从有源图案的侧表面延伸到源极/漏极图案的下侧表面的围栏绝缘层。一对中间绝缘图案可以在源极/漏极图案的底表面的两侧处且在有源图案与源极/漏极图案之间与围栏绝缘层的内侧表面接触。