公开(公告)号：CN116528584A

公开(公告)日：2023-08-01

申请号：CN202310081373.5

申请日：2023-01-17

Applicant: 三星电子株式会社

Inventor： 赵成根 ,  朴载星 ,  金永锡 ,  金永信 ,  文大荣 ,  李锦珠 ,  郑盛旭 ,  洪成德 ,  黄水奂

IPC: H10B12/00 ,  H01L23/528 ,  H01L23/48

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：基底，包括单元区域和由单元区域的外围部限定的外围区域，单元区域包括虚设单元区域和正常单元区域以及由单元元件隔离膜限定的有源区域。所述装置还包括在基底中限定单元区域的单元区域分离膜，虚设单元区域在正常单元区域与单元区域分离膜之间与单元区域分离膜限定边界。所述装置还包括：正常位线，位于正常单元区域上并且在第一方向上延伸；虚设位线组，位于虚设单元区域上，虚设位线组包括在第一方向上延伸的多条虚设位线；以及多个存储接触件，连接到有源区域并且沿着与第一方向垂直的第二方向定位。

公开(公告)号：CN106688113B

公开(公告)日：2020-09-22

申请号：CN201580048456.8

申请日：2015-07-13

Applicant: 三星电子株式会社

Inventor： 尹义埈 ,  文大荣 ,  张正焕 ,  朴容助 ,  裵德圭

IPC: H01L33/22

Abstract: 根据本发明的半导体层叠结构包括：与氮化物半导体的相异的单晶衬底；在所述衬底上形成的无机薄膜，以在所述无机薄膜和所述衬底之间限定空腔，其中，至少一部分所述无机薄膜结晶为与所述衬底相同的晶体结构；以及从所述空腔上的结晶化无机薄膜生长的氮化物半导体层。根据本发明的用于分离氮化物半导体层的方法和装置在所述衬底和所述氮化物半导体层之间进行机械地分离。能够通过对衬底和氮化物半导体层沿垂直方向施加力的分离方法、通过沿水平方向施加力的分离方法、通过以相对圆周运动施加力的分离方法及其组合方法进行机械分离。

公开(公告)号：CN119947086A

公开(公告)日：2025-05-06

申请号：CN202411458532.X

申请日：2024-10-18

Applicant: 三星电子株式会社

Inventor： 宋秀娟 ,  具滋玟 ,  金范书 ,  金宗赫 ,  文大荣 ,  徐昌佑 ,  柳原锡 ,  郑天炯

IPC: H10B12/00

Abstract: 提供了包括位线的半导体装置。所述半导体装置包括：基底，包括第一有源区域；位线，在基底上，跨过第一有源区域；位线接触件，在位线与第一有源区域之间，并且在位线接触孔中，位线接触孔延伸到基底中；位线接触间隔件，在位线接触孔内的位线接触件的侧壁上；位线间隔件，在位线的侧壁上；抗氧化层，在位线的侧壁与位线间隔件之间以及位线接触件的侧壁与位线间隔件之间；以及掩埋接触件，在掩埋接触孔中，穿过位线接触间隔件，并且接触第一有源区域，其中，抗氧化层包括含硅材料，含硅材料包括SiOx，其中，0

公开(公告)号：CN117750758A

公开(公告)日：2024-03-22

申请号：CN202311183750.2

申请日：2023-09-14

Applicant: 三星电子株式会社

Inventor： 文大荣 ,  具滋玟 ,  金奎完 ,  金宗赫 ,  金孝敬 ,  朴奇洙

IPC: H10B12/00

Abstract: 公开了一种集成电路装置。该集成电路装置包括：基底，包括多个有源区域；多个器件隔离层，设置在基底中并且限定多个有源区域；多条位线，在基底上在第一水平方向上彼此间隔开，并且在与第一水平方向交叉的第二水平方向上延伸；多个绝缘栅栏，在第二水平方向上彼此间隔开并且设置在多条位线中的相邻位线之间；多个掩埋接触件，连接到多个有源区域并且设置在多条位线中的相邻位线之间以及多个绝缘栅栏之间；以及多个竖直绝缘层，竖直地定位在多个绝缘栅栏与多个掩埋接触件之间。

公开(公告)号：CN114582799A

公开(公告)日：2022-06-03

申请号：CN202111196041.9

申请日：2021-10-14

Applicant: 三星电子株式会社

Inventor： 马振源 ,  郑天炯 ,  具滋玟 ,  金奎完 ,  文大荣 ,  柳原锡

IPC: H01L21/768 ,  H01L27/108

Abstract: 提供了一种集成电路装置。所述集成电路装置包括：字线，在第一方向上横跨基底延伸并且在与第一方向不同的第二方向上分隔开；位线，在字线上沿第二方向延伸并且在第一方向上分隔开；第一接触插塞，布置在位线之间，接触基底的第一有源区，具有第一宽度，并且具有第一掺杂剂浓度；以及第二接触插塞，布置在位线之间，接触基底的第二有源区，具有第二宽度，并且具有比第一掺杂剂浓度小的第二掺杂剂浓度。

公开(公告)号：CN114068553A

公开(公告)日：2022-02-18

申请号：CN202110778357.2

申请日：2021-07-09

Applicant: 三星电子株式会社

Inventor： 马振源 ,  具滋玟 ,  文大荣 ,  金奎完 ,  金奉炫 ,  金永锡

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体器件包括：衬底，所述衬底包括元件分隔膜和由所述元件分隔膜限定的有源区；位线结构，所述位线结构位于所述衬底上；沟槽，所述沟槽位于所述元件分隔膜和所述有源区中，所述沟槽位于所述位线结构的至少一侧，并且包括位于所述元件分隔膜中的第一部分和位于所述有源区中的第二部分，所述第一部分的底表面布设为高于所述第二部分的底表面；单晶存储接触，所述单晶存储接触填充所述沟槽；和信息存储元件，所述信息存储元件电连接到所述单晶存储接触。

公开(公告)号：CN114582871A

公开(公告)日：2022-06-03

申请号：CN202111455592.2

申请日：2021-12-01

Applicant: 三星电子株式会社

Inventor： 文大荣 ,  具滋玟 ,  金奎完 ,  朴奇洙

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体存储器装置包括：器件隔离图案，其位于衬底上以限定有源区域；字线，其位于衬底中以与有源区域相交；第一掺杂区域，其位于有源区域中并且在字线的第一侧；第二掺杂区域，其位于有源区域中并且在字线的第二侧；位线，其连接到第一掺杂区域并且与字线相交；位线接触件，其将位线连接到第一掺杂区域；着陆焊盘，其位于第二掺杂区域上；以及存储节点接触件，其将着陆焊盘连接到第二掺杂区域，存储节点接触件包括：第一部分，其与第二掺杂区域接触，第一部分包括单晶硅；以及第二部分，其位于第一部分上，并且包括多晶硅。

公开(公告)号：CN114361161A

公开(公告)日：2022-04-15

申请号：CN202110859281.6

申请日：2021-07-28

Applicant: 三星电子株式会社

Inventor： 金孝敬 ,  具滋玟 ,  金宗赫 ,  文大荣

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体器件，包括：衬底，所述衬底包括隔离层图案和有源图案；缓冲绝缘层图案，所述缓冲绝缘层图案在所述衬底上；多晶硅结构，所述多晶硅结构在所述有源图案和所述缓冲绝缘层图案上，所述多晶硅结构接触所述有源图案的一部分，并且所述多晶硅结构在平行于所述衬底的上表面的方向上延伸；第一扩散阻挡层图案，所述第一扩散阻挡层图案在所述多晶硅结构的上表面上，所述第一扩散阻挡层图案包括至少掺杂有碳的多晶硅；第二扩散阻挡层图案，所述第二扩散阻挡层图案在所述第一扩散阻挡层图案上，所述第二扩散阻挡层图案至少包括金属；以及第一金属图案和第一覆盖层图案，所述第一金属图案和所述第一覆盖层图案堆叠在所述第二扩散阻挡层图案上。